SH7760 Datasheet, PDF (61/1345 Pages) Renesas Technology Corp – SuperHTM RISC engine

1.3 Pin Arrangement
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
SSI0_SCK/ ^{HSPI_TX/ HSPI_CLK/}
HAC_SD_IN0/ SIM_D/ SIM_CLK/
MD4/
A EXTAL XTAL
VDD-CPG VDD-PLL1 BS2
MCDAT MCCLK CMT_CTR1 CMT_CTR3 SCIF2_CLK SCIF2_TXD SCIF2_RXD SCIF2_CTS SCIF2_RTS SCIF0_CLK SCIF0_TXD CE2B
DACK0 VDD-PLL3 UCLK
A
HSPI_CS/
B RESET
SSI0_WS/
SIM_RST/ _{CMT_CTR0/}
VSS-CPG VDD-PLL2 VSS-PLL1 HAC_SYNC0 HSPI_RX MCCMD TCLK
CMT_CTR2 NMI
MD3/
SCIF1_CLK SCIF1_TXD SCIF1_RXD SCIF1_CTS SCIF1_RTS SCIF0_RXD CE2A
VSS-PLL3 USB_DM VDDQ
B
C RDY
SSI0_SDATA/ SSI1_SDATA/
HAC_
HAC_
HAC_
BIT_CLK0 VSS-PLL2 HAC_RES SD_OUT0 SD_OUT1 VDD
ASEBRK/
BRKACK VDDQ
TMS
VDDQ TDO
VDDQ VDD
TCK
MD2
DRAK0 USB_PENC VSSQ USB_DP C
D DCK
SSI1_SCK/ SSI1_WS/
HAC_
HAC_
HAC_
SD_IN1 SYNC1 BIT_CLK1 MRESET STATUS0 VSS
STATUS1 VSSQ
TRST
VSSQ TDI
VSSQ VSS
VSSQ MD0
MD1
DRAK1 DACK1 USB_OVC D
VCPWC/ VEPWC/
E IRQ4
IRQ5
CA
BREQ
VSSQ VDDQ DREQ0 DREQ1 E
MFI-D8/ MFI-D0/
F LCD_DATA8 LCD_DATA0 CS0
BACK
I2C1_SCL I2C1_SDA I2C0_SCL I2C0_SDA F
MFI-D9/ MFI-D1/
G LCD_DATA9 LCD_DATA1 VDD
MFI-D2/
MFI-D10/ LCD_DATA2/
H LCD_DATA10 IRQ6
VDDQ
MFI-D3/
MFI-D11/ LCD_DATA3/
J ^LCD_DATA11 IRQ7
CS1
MFI-D4/
MFI-D12/ LCD_DATA4/
K ^LCD_DATA12 DREQ2
VDDQ
MFI-D5/
MFI-D13/ LCD_DATA5/
L ^LCD_DATA13 DRAK2/DACK2 CS4
MFI-D6/
MFI-D14/ LCD_DATA6/
M LCD_DATA14 DREQ3
VDDQ
MFI-D7/
MFI-D15/ LCD_DATA7/
N ^LCD_DATA15 DRAK3/DACK3 CS5
MFI-INT/ MFI-CS/
P LCD_CLK LCD_DON VDD
MFI-E/ MFI-MD/
R LCD_CL1 LCD_CL2 CS6
MFI-RS/ MFI-RW/
T LCD_M_DISP LCD_FLM BS
VSS
VSSQ
CS2
VSSQ
A20
VSSQ
A21
VSS
A0
A1
TOP
P-LBGA 2121-256
MD6/
VSS
VDD
IOIS16 MD5
G
MD7
MD8
Reserved/ Reserved/
AUDCK AUDSYNC H
VSSQ
VDDQ
Reserved/ Reserved/
AUDATA[2] AUDATA[3] J
ADTRG/ Reserved/
AVss_ADC AVcc_ADC AUDATA[0] AUDATA[1] K
AN3
AN2
AN1
AN0
L
VSSQ VDDQ IRL3
IRL2
M
VSSQ
VSS
A24
A22
VDDQ
VDD
A25
A23
IRL1
CAN0_
NERR/
AUDCK
IRL0
N
CAN1_
NERR/
AUDSYNC P
CAN0_RX/ CAN1_RX/
AUDATA[2] AUDATA[3] R
CAN0_TX/ CAN1_TX/
AUDATA[0] AUDATA[1] _T
U D0
D15
D3
D11
VSSQ CKE
VSS
VSSQ A17
VSSQ VSSQ VSSQ A18
VSS
A19
VSSQ D20
D28
D16
D31
U
V D1
W D2
Y D13
D14
VDDQ D10
VSSQ D4
D6
D12
1
D5
2
D9
3
VDDQ
D7
D8
4
A2
VDD
WE0/
DQM0/
RD/WR REG
RD/
CASS/
FRAME
WE1/
DQM1
5
6
VDDQ
A4
A3
7
A7
A6
A5
8
VDDQ VDDQ VDDQ A15
A8
A10
A12
A14
CKIO
A9
9
10
A11
A13
11
12
VDD
A16
WE2/
DQM2/
ICIORD RAS
WE3/
DQM3/
ICIOWR CS3
13
14
VDDQ D21
D24
D25
D23
D22
15
16
VDDQ D17
D30
D27
VSSQ D29
D26
D19
D18
17
18
19
V
W
Y
20
Figure 1.2 SH7760 Pin Arrangement
Rev. 1.0, 02/03, page 11 of 1294