SH7760 Datasheet, PDF (129/1345 Pages) Renesas Technology Corp – SuperHTM RISC engine

40. Double-precision FCMP: 2 issue cycles
FCMP/EQ, FCMP/GT
I
D
F1
F2
FS
D
F1
F2
FS
41. Double-precision FDIV/FSQRT: 1 issue cycle
FDIV, FSQRT
I
D
F1
F2
FS
d
F1
F2
42. FIPR: 1 issue cycle
F3
F1
F2
FS
F1
F2
FS
F1
F2
FS
I
D
F0
F1
F2
FS
43. FTRV: 1 issue cycle
I
D
F0
F1
F2
FS
d
F0
F1
F2
FS
d
F0
F1
F2
FS
d
F0
F1
F2
FS
Notes:
?? ^{: Cannot overlap a stage of the same kind, except when two instructions are}
executed in parallel.
D : Locks D-stage.
d : Register read only
?? : Locks, but no operation is executed.
f1 : Can overlap another f1, but not another F1.
Figure 5.2 Instruction Execution Patterns (cont)
Rev. 1.0, 02/03, page 79 of 1294