SH7760 Datasheet, PDF (1330/1345 Pages) Renesas Technology Corp – SuperHTM RISC engine

D. Synchronous DRAM Address Multiplexing Tables
(1) BUS 32 (16M: 512k × 16b × 2) × 2 *
AMX 0 AMXEXT 0
16M, column-addr-8bit
4MB
SH7760 Series Address Pins
Synchronous DRAM
RAS Cycle CAS Cycle
Address Pins
Function
A14
A13
A21
A21
A11
BANK selects bank address
A12
A20
H/L
A10
Address precharge setting
A11
A19
0
A9
Address
A10
A18
0
A8
A9
A17
A9
A7
A8
A16
A8
A6
A7
A15
A7
A5
A6
A14
A6
A4
A5
A13
A5
A3
A4
A12
A4
A2
A3
A11
A3
A1
A2
A10
A2
A0
A1
Not used
A0
Not used
Rev. 1.0, 02/03, page 1280 of 1294