PXD20RM Datasheet, PDF (88/1628 Pages) Freescale Semiconductor, Inc – PXD20 Microcontroller

1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
A ddr_dq[2 ddr_dq[2 ddr_dq[2 ddr_dq[2
6]
7]
8]
9]
30]
31]
ddr_ba[0] ddr_ba[1] ddr_ba[2]
ddr_addr
ess[0]
ddr_addr
ess[4]
ddr_addr
ess[6]
ddr_addr
ess[8]
ddr_addr
ess[12]
PG12
PF14
PF10
PF8
PF5
PF3
PK0 PB3 PJ12 PL11 PG7 PG6 ^A
B ddr_dq[2
5]
VSS
ddr_dqs[ ddr_dm[3
3]
]
VSS
ddr_cas ddr_ras
VSS
ddr_web
ddr_addr
ess[1]
VSS
ddr_addr ddr_addr
ess[7] ess[9]
VSS
ddr_addr
ess[15]
PF13
VDDE
PF15
VSS
PF1 VDDE PJ15 PL13 VDDE VSS
PG5 ^B
C ddr_dq[2 VDDE_DD
3]]
R
VSS
ddr_dq[2 VDDE_DD
4]
R
VSS
ddr_dram VDDE_DD
_clk DR
VSS
ddr_addr VDDE_DD
ess[2] R
VSS
ddr_addr VDDE_DD
ess[10] R
VSS
PF12
VSS
PF7 VDDE PF0
VSS
PJ14 PL12 PL10 PG3
PG4 ^C
D
ddr_dq[1 ddr_dq[2 ddr_dq[2 ddr_dq[2
9]
0]
1]
2]
ddr_odt
VDD33_D
DR
ddr_dram
_clkb
ddr_cke
ddr_cs
ddr_addr ddr_addr VDD33_D ddr_addr ddr_addr ddr_addr
ess[3] ess[5] DR ess[11] ess[13] ess[14]
PF11
PF9
PF6
PF4
PK1
PB2
PJ13
PM2
VREF_RS
DS2
PG2
PG1 ^D
E ddr_dq[1
7]
VSS
VDDE_DD ddr_dq[1
R
8]
PG11 VSS VDDE PG0 ^E
F
ddr_dq[1
6]
MVTT3
VSS
VDD33_D
DR
PA15 PA14 PA13 PA12 ^F
G ddr_dq[1 ddr_dqs[ ddr_dm[2 ddr_dq[1
5]
2]
]
4]
PA11 PA9 PA8 PA7 ^G
H ddr_dq[1
3]
VSS
VDDE_DD ddr_dq[1
R
2]
PA10 VDDE VSS VA6 ^H
J
ddr_dq[1
1]
MVTT2
VSS
MVREF
PA3
VREF_RS
DS1
PA5
PA4
J
K
ddr_dq[9]
ddr_dqs[
1]
ddr_dm[1
]
ddr_dq[1
0]
VDD12 VSS VDD12 VSS VDD12 VSS VDD12 VSS
PA2 VSS PA1 PA0 ^K
L _{ddr_dq[8] VSS} VDDRE_DDddr_dq[7]
VSS VDD12 VSS VDD12 VSS VDD12 VSS VDD12
PM13 PM12 VDDE PJ0 ^L
M _{ddr_dq[5] MVTT1 VSS ddr_dq[6]}
VDD12 VSS VSS VSS VSS VSS VDD12 VSS
PO7 PO6 PO5 PO4 ^M
N
ddr_dq[3]
ddr_dqs[
0]
VDDRE_DDddr_dq[4]
P _{ddr_dq[1] VSS} ddr_]dm[0ddr_dq[2]
R _{ddr_dq[0] MVTT0}
VSS
VDD33_D
DR
T
PG10
PG9
VDDE_DD
R
PG8
U _{PJ9 PJ8 PJ2 PJ1}
VSS VDD12 VSS VSS VSS VSS VSS VDD12
VDD12 VSS VSS VSS VSS VSS VDD12 VSS
VSS VDD12 VSS VSS VSS VSS VSS VDD12
VDD12 VSS VDD12 VSS VDD12 VSS VDD12 VSS
VSS VDD12 VSS VDD12 VSS VDD12 VSS VDD12
PO3 VDDE PO2 PO1 ^N
PO0 PN15 P25 PN14 ^P
PE7 PE6 PN13 PN12 ^R
PE5 PE4 PE3 PE2 ^T
PE1 VSSM VDDM PE0 ^U
V _{PB1 VSS PJ11 PJ10}
PD15 PD14 PD13 PD12 ^V
W _{RESET PB10 VDDE PB0}
PD11 VDDM VSSM PD10 ^W
Y _{VSS PM4 PM3 PB11}
PD9 PD8 PD7 PD6 ^Y
AA
XTAL
VREG_BY
PASS
VRC_CTR
L
VDDREG
AB _{EXTAL PL4 VSS VDDPLL}
PD5 VSSM VDDM PD4 ^AA
PD3 PD2 PD1 PD0 ^AB
AC VSUP_TE
ST
PL5
PN0 PK4
PK6
PH0
PF2 PB13 PK11 PN2 PN4 PN8
PB9
PB7
PJ7
PB5
MCKO MDO6 MDO10 MVO0
PC0
VDDA
VSSEH_A
DC
PC3
PC1
PC2 ^AC
AD _{PL6 VDDE PN1 VSS PK7 PH1 VDDE EVTI MSEO VSS PN5 PN9 VDDE PJ4}
PJ3
VSS MSEO2 MDO7 VDDE MDO1
PC6
VSSA
VDDEH_A
DC
PC4
PC7
PC5 ^AD
AE _{PL7 VSS PK2 VDDE PK8 PH2 VSS EVTO PM0 VDDE PN6 PN10 VSS PJ5 PH4 VDDE MDO4 MDO8 VSS MDO2 PL1 PL0 PC10 PC11 PC9 PC8} AE
AF _{PL8 PL9 PK3 PK5 PK9 PH3 PB12 PK10 PM1 PN3 PN7 PN11 PB8 PJ6 PB4 PB6 MDO5 MDO9 MDO11 MDO3 PL3 PL2 PC15 PC14 PC13 PC12} AF
1
2
3
4
5
6
7
8
9
10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26
Figure 3-3. 416-pin TEPBGA ballmap