PXN20RM Datasheet, PDF (249/1376 Pages) Freescale Semiconductor, Inc – PXN20 Microcontroller

System Integration Unit (SIU)
8.3.2.61 SIU_DSPIDH/L Select Register for DSPI_D (SIU_DSPIDHLD)
The SIU_DSPIDHLD register enables the data path from the Masked Serial GPO register for DSPI_D to
the equivalent bit position in the DSPI_D channel frame.
Offset: SIU_BASE + 0x0D78
0
R ^DSPI
DH
W ₃₁
Reset 0
1
DSPI
DH
30
0
2
DSPI
DH
29
0
3
DSPI
DH
28
0
4
DSPI
DH
27
0
5
DSPI
DH
26
0
6
DSPI
DH
25
0
7
DSPI
DH
24
0
Access: User read/write
8
DSPI
DH
23
0
9
DSPI
DH
22
0
10
DSPI
DH
21
0
11
DSPI
DH
20
0
12
DSPI
DH
19
0
13
DSPI
DH
18
0
14
DSPI
DH
17
0
15
DSPI
DH
16
0
16
R ^DSPI
DL
W ₁₅
Reset 0
17
DSPI
DL
14
0
18
DSPI
DL
13
0
19
DSPI
DL
12
0
20
DSPI
DL
11
0
21
DSPI
DL
10
0
22
DSPI
DL
9
0
23
DSPI
DL
8
0
24
DSPI
DL
7
0
25
DSPI
DL
6
0
26
DSPI
DL
5
0
27
DSPI
DL
4
0
28
DSPI
DL
3
0
29
DSPI
DL
2
0
30
DSPI
DL
1
0
Figure 8-69. SIU_DSPIDH/L Select Register for DSPI_D (SIU_DSPIDHLD)
31
DSPI
DL
0
0
Table 8-48. SIU_DSPIDHLD Field Descriptions
Field
Description
DSPIDHn Data Path Enable for DSPI_D High.
0 Data path disabled to DSPI_D High.
1 Data path enabled to DSPI_D High.
DSPIDLn Data Path Enable for DSPI_D Low.
0 Data path disabled to DSPI_D Low.
1 Data path enabled to DSPI_D Low.
Freescale Semiconductor
PXN20 Microcontroller Reference Manual, Rev. 1
8-67