PXN20RM Datasheet, PDF (246/1376 Pages) Freescale Semiconductor, Inc – PXN20 Microcontroller

System Integration Unit (SIU)
8.3.2.56 eMIOS Select Register for DSPI_B (SIU_EMIOSB)
The SIU_EMIOSB register selects the output serialized source for the DSPI_B channel.
Offset: SIU_BASE + 0x0D54
Access: User read/write
0
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
R _{EMIOS EMIOS EMIOS EMIOS EMIOS EMIOS EMIOS EMIOS EMIOS EMIOS EMIOS EMIOS EMIOS EMIOS EMIOS EMIOS}
W ³¹
30
29
28
27
26
25
24
23 22 21 20 19 18 17
16
Reset 0
0
0
0
0
0
0
0
0000000
0
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
31
R _{EMIOS EMIOS EMIOS EMIOS EMIOS EMIOS EMIOS EMIOS EMIOS EMIOS EMIOS EMIOS EMIOS EMIOS EMIOS EMIOS}
W ¹⁵
14
13
12
11
10
9
8
7
6
5
4
3
2
1
0
Reset 0
0
0
0
0
0
0
0
0000000
0
Figure 8-64. eMIOS Select Register for DSPI_B (SIU_EMIOSB)
Table 8-43. SIU_EMIOSB Field Descriptions
Field
Description
EMIOSn
eMIOS Channel Enable.
0 This eMIOS channel is not enabled.
1 This eMIOS channel is enabled.
8.3.2.57 SIU_DSPIBH/L Select Register for DSPI_B (SIU_DSPIAHLB)
The SIU_DSPIBHLB register enables the data path from the Masked Serial GPO register for DSPI_B to
the equivalent bit position in the DSPI_B channel frame.
Offset: SIU_BASE + 0x0D58
R
W
Reset
0
DSPI
BH
31
0
1
DSPI
BH
30
0
2
DSPI
BH
29
0
3
DSPI
BH
28
0
4
DSPI
BH
27
0
5
DSPI
BH
26
0
6
DSPI
BH
25
0
7
DSPI
BH
24
0
Access: User read/write
8
DSPI
BH
23
0
9
DSPI
BH
22
0
10
DSPI
BH
21
0
11
DSPI
BH
20
0
12
DSPI
BH
19
0
13
DSPI
BH
18
0
14
DSPI
BH
17
0
15
DSPI
BH
16
0
R
W
Reset
16
DSPI
BL
15
0
17
DSPI
BL
14
0
18
DSPI
BL
13
0
19
DSPI
BL
12
0
20
DSPI
BL
11
0
21
DSPI
BL
10
0
22
DSPI
BL
9
0
23
DSPI
BL
8
0
24
DSPI
BL
7
0
25
DSPI
BL
6
0
26
DSPI
BL
5
0
27
DSPI
BL
4
0
28
DSPI
BL
3
0
29
DSPI
BL
2
0
30
DSPI
BL
1
0
Figure 8-65. SIU_DSPIBH/L Select Register for DSPI_B (SIU_DSPIBHLB)
31
DSPI
BL
0
0
8-64
PXN20 Microcontroller Reference Manual, Rev. 1
Freescale Semiconductor