PXN20RM Datasheet, PDF (248/1376 Pages) Freescale Semiconductor, Inc – PXN20 Microcontroller

System Integration Unit (SIU)
Offset: SIU_BASE + 0x0D68
0
R ^DSPI
CH
W ₃₁
Reset 0
1
DSPI
CH
30
0
2
DSPI
CH
29
0
3
DSPI
CH
28
0
4
DSPI
CH
27
0
5
DSPI
CH
26
0
6
DSPI
CH
25
0
7
DSPI
CH
24
0
Access: User read/write
8
DSPI
CH
23
0
9
DSPI
CH
22
0
10
DSPI
CH
21
0
11
DSPI
CH
20
0
12
DSPI
CH
19
0
13
DSPI
CH
18
0
14
DSPI
CH
17
0
15
DSPI
CH
16
0
16
R ^DSPI
CL
W ₁₅
Reset 0
17
DSPI
CL
14
0
18
DSPI
CL
13
0
19
DSPI
CL
12
0
20
DSPI
CL
11
0
21
DSPI
CL
10
0
22
DSPI
CL
9
0
23
DSPI
CL
8
0
24
DSPI
CL
7
0
25
DSPI
CL
6
0
26
DSPI
CL
5
0
27
DSPI
CL
4
0
28
DSPI
CL
3
0
29
DSPI
CL
2
0
30
DSPI
CL
1
0
Figure 8-67. SIU_DSPICH/L Select Register for DSPI_C (SIU_DSPICHLC)
31
DSPI
CL
0
0
Table 8-46. SIU_DSPICHLC Field Descriptions
Field
Description
DSPICHn Data Path Enable for DSPI_C High.
0 Data path disabled to DSPI_C High.
1 Data path enabled to DSPI_C High.
DSPICLn Data Path Enable for DSPI_C Low.
0 Data path disabled to DSPI_C Low.
1 Data path enabled to DSPI_C Low.
8.3.2.60 eMIOS Select Register for DSPI_D (SIU_EMIOSD)
The SIU_EMIOSD register selects the output serialized source for the DSPI_D channel.
Offset: SIU_BASE + 0x0D74
Access: User read/write
0
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
R _{EMIOS EMIOS EMIOS EMIOS EMIOS EMIOS EMIOS EMIOS EMIOS EMIOS EMIOS EMIOS EMIOS EMIOS EMIOS EMIOS}
W ³¹
30
29
28
27
26
25
24
23 22 21 20 19 18 17
16
Reset 0
0
0
0
0
0
0
0
0000000
0
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
31
R _{EMIOS EMIOS EMIOS EMIOS EMIOS EMIOS EMIOS EMIOS EMIOS EMIOS EMIOS EMIOS EMIOS EMIOS EMIOS EMIOS}
W ¹⁵
14
13
12
11
10
9
8
7
6
5
4
3
2
1
0
Reset 0
0
0
0
0
0
0
0
0000000
0
Figure 8-68. eMIOS Select Register for DSPI_D (SIU_EMIOSD)
Table 8-47. SIU_EMIOSD Field Descriptions
Field
Description
EMIOSn
eMIOS Channel Enable.
0 This eMIOS channel is not enabled.
1 This eMIOS channel is enabled.
8-66
PXN20 Microcontroller Reference Manual, Rev. 1
Freescale Semiconductor