AC82G41SLGQ3 Datasheet, PDF (572/604 Pages) Intel Corporation – Intel® 4 Series Chipset Family

Ballout and Package Specifications
Figure 20. GMCH Ballout Diagram (Top View Left – Columns 15–1)
15
14
13
12
11
10
9
8
7
6
5
4
3
2
1
BE
VSS
DDR_A_D
Q_21
VSS
DDR_A_D
Q_13
DDR_A_D
Q_6
VSS
NC
RSVD
BE
BD
DDR_A_D DDR_A_D
QS_2
M_2
VSS
DDR_A_D DDR_A_D DDR_A_D
Q_10
Q_14
M_1
VSS
DDR_A_D DDR_A_D
Q_2
Q_7
DDR_A_D DDR_A_D
QSB_0
Q_1
VSS
NC
BD
BC
DDR_A_D
Q_17
DDR_A_D
Q_20
DDR_A_D
QSB_1
DDR_A_D
Q_12
DDR_A_D
QS_0
DDR_A_D DDR_A_D
M_0
Q_0
VSS
BC
BB
DDR_A_D DDR_A_D
QSB_2
Q_16
DDR_A_D
Q_11
DDR_A_D DDR_A_D DDR_A_D
QS_1
Q_8
Q_3
VSS
DDR_A_D
Q_4
BB
BA
DDR_A_D
Q_22
DDR_B_D
Q_2
VSS
DDR_A_D
Q_5
BA
AY
VSS
DDR_B_D
Q_8
DDR_A_D
Q_15
DDR_B_D DDR_A_D
Q_7
Q_9
DDR_B_D
M_0
CL_DATA
CL_CLK
VSS
AY
AW
DDR_B_D
Q_10
DDR_B_D
Q_13
VSS
DDR_B_D DDR_B_D DDR_B_D
QSB_0
QS_0
Q_6
DDR_B_D
Q_1
VSS
CL_RSTB
AW
AV
VSS
VSS
VSS
VSS
VSS
DDR_B_D
Q_0
VSS
HDA_RSTB
VSS HDA_SDO AV
AU
DDR_B_D
QSB_1
DDR_B_D
Q_12
DDR_B_D
Q_3
VSS
DDR_B_D DDR_B_D
Q_5
Q_4
VSS
VSS HDA_BCLK HDA_SYNC HDA_SDI
AU
AT
DDR_B_D
QS_1
VSS
VSS
VSS
VSS
AT
AR
DDR_B_D
M_1
VSS
VSS
VSS
VSS
VSS
JTAG_TDI
DDR3_DRA
M_PWROK
PWROK
VSS VCC_HDA
AR
AP
DDR_B_D
Q_9
VCC_CL VCC_CL AP
AN
CL_VREF
JTAG_TCK JTAG_TDO JTAG_TMS CL_PWROK VSS
RSTINB
AN
AM VCC_CL
VCC_CL VCC_CL VCC_CL
AM
AL VCC_CL VCC_CL
VCC_CL VCC_CL VCC_CL VCC_CL VCC_CL VCC_CL VCC_CL VCC_CL VCC_CL
VCC_CL VCC_CL AL
AK
NC
VCC_CL VCC_EXP VCC_EXP VCC_EXP VCC_EXP VCC_EXP VCC_EXP VCC_EXP VCC_EXP
VCC_EXP VCC_EXP VCC_EXP
AK
AJ VCC_CL VCC_EXP VCC_EXP VCC_EXP VCC_EXP VCC_EXP VCC_EXP VCC_EXP VCC_EXP VCC_EXP
VCC_EXP VCC_EXP AJ
AH
VSS
VSS
VSS
AH
AG VCC_EXP
AF VCC_EXP VCC_EXP
AE VCC_EXP VCC_EXP
AD VCC_EXP VCC_EXP
AC VCC_EXP
AB
RSVD VCC_EXP
AA VCC_EXP VCC_EXP
Y VCC_EXP VCC_EXP
W VCC_EXP
VSS
VSS
RSVD
RSVD
VSS
VSS
VSS
VSS
VSS
VSS
VSS
DMI_RXP_ DMI_RXN_
3
3
VSS
VSS
VSS
DMI_RXN_ DMI_RXP_
1
1
VSS
DMI_RXN_ DMI_RXP_
2
2
PEG_RXN_ PEG_RXP_
15
15
VSS
DMI_RXN_ DMI_RXP_
0
0
VSS
VSS
VSS
VSS
VSS
VSS
VSS
PEG_RXP_ PEG_RXN_
13
13
VSS
VSS
VSS
PEG_RXN_ PEG_RXP_
10
10
VSS
PEG_RXP_ PEG_RXN_
12
12
VSS
VSS
EXP_COMP EXP_RCOM EXP_ICOM
I
PO
PO
V
U VCC_EXP VCC_EXP VSS
VSS
VSS
PEG_RXP_ PEG_RXN_
8
8
VSS
PEG_RXN_ PEG_RXP_
9
9
T
RSVD
RSVD
VSS
VSS
VSS
VSS
VSS
VSS
VSS
VSS
R
RSVD
RSVD
VSS
VSS
PEG_RXN_ PEG_RXP_
7
7
VSS
PEG_RXP_ PEG_RXN_
6
6
P
BSEL2
N
VSS
VSS
PEG_RXN_ PEG_RXP_
4
4
VSS
PEG_RXP_ PEG_RXN_
5
5
M
CRT_DDC_
CLK
L
CRT_DDC_
DATA
RSVD
RSVD
VSS
VSS
VSS
PEG_RXN_ PEG_RXP_
3
3
K
ICH_SYNC
B
VSS
VSS
J
RSVD
SDVO_CTR
LDATA
DDPC_CTR
LCLK
VSS
VSS
PEG_RXN_ PEG_RXP_
2
2
H
VSS
VSS
VSS
VSS
VSS
VSS
PEG_RXP_
1
G
RSVD
SDVO_CTR
LCLK
VSS
DPL_REFS DPL_REFS PEG_RXN_
SCLKINN SCLKINP
0
F EXP_SLR
CRT_IRTN
DDPC_CTR
LDATA
VCC
VSS
PEG_RXP_
0
E
DPL_REFC
LKINP
EXP_CLKN
D
DPL_REFC CRT_HSYN
LKINN
C
VSS
EXP_CLKP
PEG_TXN_
2
VSS
VSS
C
CRT_VSYN
C
PEG_TXP_
0
PEG_TXP_
2
PEG_TXN_
3
B DAC_IREF
NC
VCCDPLL_ PEG_TXN_
EXP
0
VSS
PEG_TXN_ PEG_TXP_ PEG_TXP_ PEG_TXN_
1
3
4
4
A
VSS
VSS
PEG_TXP_
1
VSS
VSS
VSS
VSS
VSS
VSS
VSS
VSS
VSS
DMI_TXN_
3
VCCAVRM_ EXP_RBIA
EXP
S
AG
DMI_TXP_
3
VCC
DMI_TXN_
2
AF
DMI_TXN_
1
DMI_TXP_
2
VSS
AE
DMI_TXP_
1
VSS
DMI_TXN_
0
AD
VCC
DMI_TXP_ PEG_TXP_
0
15
AC
VSS
PEG_RXP_ PEG_TXN_
14
15
AB
PEG_TXP_
14
PEG_RXN_
14
VSS
AA
PEG_TXN_
14
VSS
VSS
Y
PEG_TXP_
13
VSS
VSS
W
VCC
PEG_TXN_ PEG_TXN_
13
12
V
PEG_TXP_
12
VSS
U
VSS
VSS
PEG_TXP_
11
T
PEG_RXP_
11
VSS
PEG_TXN_
11
R
PEG_RXN_
11
VCC
PEG_TXP_
10
P
N
VSS
VSS
VCC
PEG_RXN_
1
VCC
VSS
VSS
PEG_TXN_
10
VSS
M
PEG_TXN_
9
L
PEG_TXN_ PEG_TXP_
8
9
K
PEG_TXP_
8
J
PEG_TXP_
7
VSS
H
PEG_TXN_
7
G
VSS
VSS
VSS
F
VSS
E
PEG_TXP_
6
D
VSS
PEG_TXN_
6
VSS
C
PEG_TXN_ PEG_TXP_
5
5
RSVD
B
VSS
A
15
14
13
12
11
10
9
8
7
6
5
4
3
2
1
572
Datasheet