English
Language : 

SH7785 Datasheet, PDF (53/1692 Pages) Renesas Technology Corp – 32-Bit RISC Microcomputer
◁
1. Overview
1
2
3
4
5
6
7
8
9
10 11
12
13
14
15
16
17
18
19
20
21
22
AB VSS A24 A21 A19 A15 A12 A7
A4
A0
D0
D2
D5
D9
D13
D17
D19
D23
D24
D28
D30
WE3/
IOWR
VSS AB
AA A25 VDDQ A22 VDDQ A16 VSS
SCIF5_TXD SCIF5_RXD
Y /HAC1_ /HAC1_
SYNC/SSI1_ SDIN/SSI1_
WS
SCK
A23
A20
A17
A13
W
SCIF5_SCK
/HAC1_SD
OUT/SSI1_
SDATA
VDDQ
MODE11/
SCIF4_SCK
/FD3
VSS
A18 VDDQ
V SIOF_MCLK SIOF_SYNC
/HAC_RES
/HAC0_
SYNC/
HAC1_BIT
CLK/SSI1_
MODE9/S
CIF4_TXD/
SSI0_WS
CLK
FD1
CS5
A14
SIOF_TXD/
U
HAC0_SDO
UT/SSI0_
SDATA
VSS
SIOF_SCK
/HAC0_BIT
CLK/SSI0_
CLK
VDDQ
CS6
VSS
SIOF_RXD
T
SCIF1_ SCIF1_ MODE6/ /HAC0_SDI MODE10/
TXD
RXD
SIOF_SYNC N/SSI0_
SCK
SCIF4_RXD
/FD2
VDDQ
A8
A9
A10
A11
CS4
VDD
VDDQ
A5
VSS
A6
VDDQ
VSS
A1
A2
A3
CS3
R/W
VDD
VSS D3
D1 D4
GNT3
D6 VSS D14 VDDQ D20 VSS D25 VDDQ D31 VDDQ /MMC AA
CLK
D7
D10
D15
D18
WE2/
D21 IORD D26
D29
GNT2
GNT1
PCIRE
SET
Y
VDDQ CS0
WE0/
REG
VDDQ
WE1
VSS
D22 VDDQ D27
GNT0
VSS /GNTIN VDDQ REQ3 W
CS2 CS1
D8
D11 D16
BS
BACK/
BSREQ
BREQ/
BSACK
REQ2
D63/A
D31
D62/A
D30
D61/A
D29
PCICLK
/DCLKIN
V
VSS
RD/
FRAME
D12
VSS VDD VSS
VSS
MODE13
/TCLK/ VDDQ
IOIS16
RDY
VSS
REQ1
VDDQ
D60/A
D28
VSS
D59/A U
D27
VDD
VSS
VDD
VSS
REQ0/
REQOUT
D58/A
D26
D57/A
D25
D56/A
D24
WE7/
CBE3
IDSEL
T
R
SCIF1_
SCK
VDDQ
MODE5/
SIOF_MCLK
VSS
MODE8/ MODE4/
SCIF3_SCK/ SCIF3_TXD/
FD0
FCLE
VSS
SCIF0_SCK SCIF0_TXD SCIF0_RXD SCIF0_CTS SCIF0_RTS MODE7/S
P /HSPI_CLK /HSPI_TX/ /HSPI_RX/ /INTD/F /HSPI_CS CIF3_RXD/
/FRE
FWE
FRB
CE
/FSE
FALE
VDD
N PRESET VSS
MODE1/ MODE2/ MODE3/
IRL5/FD5 IRL6/FD6 IRL7/FD7
VSS
VSS
M VSS
VSS
MODE0
/IRL4/
FD4
VDDQ
VDD- MDQ24
DDR
VDD
L
MDM3
MDQ31
MDQS
3
MDQS3
MDQ29 MDQ30
VSS
PKG BTM VIEW
VSS VSS VSS VSS
VSS VSS VSS VSS
VSS VSS VSS VSS
VDD
VDDQ
D55/A
D23
VSS
D54/A VDDQ D53/A R
D22
D21
VSS
VDD
D52/A
D20
D51/A
D19
D50/A D49/A
D18 D17/D
B5
D48/A
D16/D
B4
WE6/
CBE2
P
PCIFRA
IRDY/
VSS ME/VS VDDQ HSYNC VSS
YNC
TRDY N
/DISP
VSS
DEVSE
L/DC
STOP
/CDE
LOCK
/ODDF
PERR
SERR
PAR
M
LKOUT
VDD
WE5/
CBE1
D47/AD D46/AD D45/AD D44/AD D43/AD
15/DB3 14/DB2 13/DB1 12/DB0 11/DG5
L
VDD-
K MDQ26 VSS MDQ25 DDR MDQ27 VSS VDD
VSS VSS VSS VSS
VSS
VSS
D42/AD
10/DG4
VDDQ
D41/AD
9/DG3
VSS
D40/AD
8/DG2
K
J
MDQ28 MDQ23 MDQS MDQS2 MDM2 MDQ20
2
VSS
VDD
IRL0
WE4/
CBE0
D39/AD D38/AD D37/AD D36/AD
7/DG1 6/DG0 5/DR5 4/DR4
J
VDD-
VDD-
H MDQ16 DDR MDQ18 VSS MDQ19 DDR VDD
VSS
VDDQ
D35/AD
3/DR3
VSS
D34/AD
2/DR2
VDDQ
D33/AD
1/DR1
H
G MDQ22 MDQ17 MDQ21 MA8
MA4 MA12 VSS
VDD
VSS
VDD
VSS
VDD
VSS
VDD
VSS
VDD
IRL3
IRL1
IRL2
MODE12
/DRAK3/
CE2B
INTA
D32/AD
0/DR0
G
VDD-
F MA14 VSS MA6 DDR MA0 VSS
E MA10 MCS MCAS MRAS MWE MA5
MA7
MA3
VDD-
DDR MDQ5 VSS MDQ8 MDQ9
VDD-
MDQ3 MDM0 MDQ11 MDQ15 DDR
VSS
THDCD
VDDQ
DRAK2
/CE2A
VSS
MRESET
OUT/
IRQOUT
VDDQ
CLKO
UTENB
VSS
CLKOU
T
F
DACK2/S DACK3/S
TDO
THDAS
TMS
DACK1
DREQ2
/INTB
CIF2_TXD/ CIF2_SCK/
MMCCMD/ MMCDAT/
DREQ3
/INTC
VDD-
PLL2
VSS-
PLL2
E
SIOF_TXD SIOF_SCK
MVRE VDD-
DF
DDR MBA1 VSS
MA2
VDD-
DDR MA13
VSS
MDQS0
VDD-
DDR
MDQS1
AUDA
TA1
VDDQ THDAG
VSS
DREQ1
VDDQ
SCIF2_RXD
/SIOF_RXD
VSS
VDDQ
-PLL2
VDDQ
VSSQ-
PLL2
D
C
VSS
MCK1 MBKPRST MODT
MBA2
MA11
MDQ4 MDQ0 MDQS MDQ10 MDQS AUDA
0
1
TA0
AUDA
TA3
ASEBRK/
BRKACK
TRST DACK0 DREQ0 MPMD
NMI
VDDA- VDD-
PLL1 PLL1
VSS-
PLL1
C
B
MCK1
VDD-
DDR
MCK0
VDD-
DDR
MA1
VSS
VDD-
MDQ2 DDR MDQ6
VSS MDQ14 AUDA
TA2
VSS
TDI
VDDQ
VDDQ-
TD
VSS
STATUS0
/DRAK0 VDDQ
VDDQ
-PLL1
VDDQ
VSSA-
PLL1
B
A
VSS
MCK0
VSS
MCKE MBA0
MA9
MDQ1
MDQ7 MDQ13 MDQ12 MDM1 AUDSY AUDCK
NC
TCK
VSSQ-
STATUS1
TD THDCTL /DRAK1
XTAL
EXTAL
MODE14
VSSQ-
PLL1
VSS
A
1
2
3
4
5
6
7
8
9
10 11
12
13
14
15
16
17
18
19
20
21
22
Figure 1.3 SH7785 Pin Arrangement (Bottom View)
Rev.1.00 Jan. 10, 2008 Page 23 of 1658
REJ09B0261-0100
 ▷