SH7713 Datasheet, PDF (442/904 Pages) Renesas Technology Corp – Renesas 32-Bit RISC Microcomputer SuperHTM RISC engine Family / SH7700 Series

Section 12 Bus State Controller (BSC)
Table 12.12 Relationship between A2/3BSZ[1:0], A2/3ROW[1:0], A2/3COL[1:0], and
Address Multiplex Output (1)-1
Setting
A2/3
BSZ
[1:0]
A2/3
ROW
[1:0]
A2/3
COL
[1:0]
11 (32 bits) 00 (11 bits) 00 (8 bits)
Output Pin of Row Address Column Address Synchronous DRAM
This LSI
Output
Output
Pin
Function
A17
A25
A17
Unused
A16
A24
A16
A15
A23
A15
A14
A22*²
A22*²
A13
A21*²
A21*²
A12
A20
L/H*¹
A12 (BA1)*³
A11 (BA0)
A10/AP
Specifies bank
Specifies
address/precharge
A11
A19
A11
A9
Address
A10
A18
A10
A8
A9
A17
A9
A7
A8
A16
A8
A6
A7
A15
A7
A5
A6
A14
A6
A4
A5
A13
A5
A3
A4
A12
A4
A2
A3
A11
A3
A1
A2
A10
A2
A0
Rev.1.50 Aug. 30, 2006 Page 402 of 860
REJ09B0288-0150