SH7750_08 Datasheet, PDF (1139/1162 Pages) Renesas Technology Corp – 32-Bit RISC Microcomputer

Appendix F Synchronous DRAM Address Multiplexing Tables
(19) BUS 32
(128M: 4M × 8b × 4) × 4 (SH7750S and SH7750R only) *
AMX 6
column-addr-10bit
64MB
AMXEXT 0
LSI Address Pins
Synchronous DRAM
RAS Cycle CAS Cycle
Address Pins
Function
A15
A25
A25
A13
BANK selects bank address
A14
A24
A24
A12
A13
A23
0
A11
Address precharge setting
A12
A22
H/L
A10
Address
A11
A21
A11
A9
A10
A20
A10
A8
A9
A19
A9
A7
A8
A18
A8
A6
A7
A17
A7
A5
A6
A16
A6
A4
A5
A15
A5
A3
A4
A14
A4
A2
A3
A13
A3
A1
A2
A12
A2
A0
A1
Not used
A0
Not used
Rev.7.00 Oct. 10, 2008 Page 1055 of 1074
REJ09B0366-0700