SH7750_08 Datasheet, PDF (1135/1162 Pages) Renesas Technology Corp – 32-Bit RISC Microcomputer

Appendix F Synchronous DRAM Address Multiplexing Tables
(15) BUS 64 (64M: 1M × 32b × 2) × 2 *
AMX 5 64M, column-addr-8bit
16MB
LSI Address Pins
Synchronous DRAM
RAS Cycle CAS Cycle
Address Pins
Function
A15
A23
A23
A12
BANK selects bank address
A14
A22
0
A11
A13
A21
H/L
A10
Address precharge setting
A12
A20
0
A9
Address
A11
A19
0
A8
A10
A18
A10
A7
A9
A17
A9
A6
A8
A16
A8
A5
A7
A15
A7
A4
A6
A14
A6
A3
A5
A13
A5
A2
A4
A12
A4
A1
A3
A11
A3
A0
A2
Not used
A1
Not used
A0
Not used
Rev.7.00 Oct. 10, 2008 Page 1051 of 1074
REJ09B0366-0700