SH7750_08 Datasheet, PDF (1131/1162 Pages) Renesas Technology Corp – 32-Bit RISC Microcomputer

Appendix F Synchronous DRAM Address Multiplexing Tables
(11) BUS 64
AMX 3
(64M: 2M × 8b × 4) × 8 *
(128M: 2M × 16b × 4) × 4 *
64M, column-addr-9bit
64MB
LSI Address Pins
Synchronous DRAM
RAS Cycle CAS Cycle
Address Pins
Function
A16
A25
A25
A13
BANK selects bank address
A15
A24
A24
A12
A14
A23
0
A11
Address precharge setting
A13
A22
H/L
A10
A12
A21
0
A9
Address
A11
A20
A11
A8
A10
A19
A10
A7
A9
A18
A9
A6
A8
A17
A8
A5
A7
A16
A7
A4
A6
A15
A6
A3
A5
A14
A5
A2
A4
A13
A4
A1
A3
A12
A3
A0
A2
Not used
A1
Not used
A0
Not used
Rev.7.00 Oct. 10, 2008 Page 1047 of 1074
REJ09B0366-0700