DS643 Datasheet, PDF (87/216 Pages) Xilinx, Inc – Soft Direct Memory Access (SDMA) support

LogiCORE IP Multi-Port Memory Controller (v6.06.a)
Connecting Memory to a DDR2 MPMC Design Example
Figure 9 illustrates an example of connecting memory to a DDR2 MPMC design.
X-Ref Target - Figure 9
DDR2_CS_n[1]
DDR2_CS_n[0]
DDR2_DQ[63:48]
DDR2_DQS[7:6]
DDR2_DQS_n[7:6]
DDR2_DM[7:6]
DQ[15:0]
UDQS, LDQS
UDQS#, LDQS#
UDM, LDM
Rank 1
DDR2
Memory #1
x16
DDR2_DQ[63:48]
DDR2_DQS[7:6]
DDR2_DQS_n[7:6]
DDR2_DM[7:6]
DQ[15:0]
UDQS, LDQS
UDQS#, LDQS#
UDM, LDM
Rank 2
DDR2
Memory #6
x16
DDR2_DQ[47:32]
DDR2_DQS[5:4]
DDR2_DQS_n[5:4]
DDR2_DM[5:4]
DQ[15:0]
UDQS, LDQS
UDQS#, LDQS#
UDM, LDM
DDR2
Memory #2
x16
DDR2_DQ[47:32]
DDR2_DQS[5:4]
DDR2_DQS_n[5:4]
DDR2_DM[5:4]
DQ[15:0]
UDQS, LDQS
UDQS#, LDQS#
UDM, LDM
DDR2
Memory #7
x16
DDR2_DQ[31:16]
DDR2_DQS[3:2]
DDR2_DQS_n[3:2]
DDR2_DM[3:2]
DQ[15:0]
UDQS, LDQS
UDQS#, LDQS#
UDM, LDM
DDR2
Memory #3
x16
DDR2_DQ[31:16]
DDR2_DQS[3:2]
DDR2_DQS_n[3:2]
DDR2_DM[3:2]
DQ[15:0]
UDQS, LDQS
UDQS#, LDQS#
UDM, LDM
DDR2
Memory #8
x16
DDR2_DQ[15:0]
DDR2_DQS[1:0]
DDR2_DQS_n[1:0]
DDR2_DM[1:0]
DQ[15:0]
UDQS, LDQS
UDQS#, LDQS#
UDM, LDM
DDR2
Memory #4
x16
DDR2_DQ[15:0]
DDR2_DQS[1:0]
DDR2_DQS_n[1:0]
DDR2_DM[1:0]
DQ[15:0]
UDQS, LDQS
UDQS#, LDQS#
UDM, LDM
DDR2
Memory #9
x16
DDR2_DQ[71:64]
DDR2_DQS[8]
DDR2_DQS_n[8]
DDR2_DM[8]
DQ[7:0]
LDQS
LDQS#
LDM
DQ[15:8]
UDQS
UDQS#
UDM
DDR2
Memory #5
x16
DDR2_DQ[71:64]
DDR2_DQS[8]
DDR2_DQS_n[8]
DDR2_DM[8]
DQ[7:0]
LDQS
LDQS#
LDM
DQ[15:8]
UDQS
UDQS#
UDM
DDR2
Memory #10
x16
DDR2_BankAddr[1:0]
DDR2_Addr[12:0]
DDR2_Clk[0]
DDR2_Clk_n[0]
DDR2_CE[0]
DDR2_RAS/CAS/WE
DDR2_ODT[0]
DDR2_ODT[1]
Figure 9: Example DDR2 Memory Connections
X11125
DS643 February 22, 2013
www.xilinx.com
87
Product Specification