English
Language : 

SH7619_09 Datasheet, PDF (207/860 Pages) Renesas Technology Corp – Renesas 32-Bit RISC Microcomputer SuperHTM RISC engine Family / SH7619 Series
◁
Section 7 Bus State Controller (BSC)
Table 7.17 Relationship between Register Settings (BSZ[1:0], A3ROW[1:0], and
A3COL[1:0]) and Address Multiplex Output (6)
Setting
BSZ
[1:0]
A3
ROW
[1:0]
A3
COL
[1:0]
10 (16 10 (13
bits) bits)
01 (9 bits)
Output
Pins of Output
This Row
LSI
Address
Output
Column
Address
Pins of
SDRAM
Function
A17 A26
A17
Unused
A16 A25
A16
A15
A24*2
A24*2
A14
A23*2
A23*2
A14 (BA1) Specifies
A13 (BA0) bank
A13 A22
A13
A12
Address
A12 A21
A11 A20
A12
L/H*1
A11
A10/AP
Specifies
address/
precharge
A10 A19
A10
A9
Address
A9
A18
A9
A8
A8
A17
A8
A7
A7
A16
A7
A6
A6
A15
A6
A5
A5
A14
A5
A4
A4
A13
A4
A3
A3
A12
A3
A2
A2
A11
A2
A1
A1
A10
A1
A0
A0
A9
A0
Unused
Setting
BSZ
[1:0]
A3
ROW
[1:0]
A3
COL
[1:0]
10 (16 10 (13
bits) bits)
10 (10 bits)
Output
Pins of Output
This Row
LSI
Address
Output
Column
Address
Pins of
SDRAM Function
A17 A27
A17
Unused
A16 A26
A15
A25*2
A14
A24*2
A16
A25*2
A24*2
A14 (BA1) Specifies
A13 (BA0) bank
A13 A23
A13
A12
Address
A12 A22
A11 A21
A12
L/H*1
A11
A10/AP
Specifies
address/
precharge
A10 A20
A10
A9
Address
A9
A19
A9
A8
A8
A18
A8
A7
A7
A17
A7
A6
A6
A16
A6
A5
A5
A15
A5
A4
A4
A14
A4
A3
A3
A13
A3
A2
A2
A12
A2
A1
A1
A11
A1
A0
A0
A10
A0
Unused
Rev. 6.00 Jul. 15, 2009 Page 167 of 816
REJ09B0237-0600
 ▷