EP1SGX10C Datasheet, PDF (112/262 Pages) Altera Corporation – StratixGX FPGA Family

Stratix GX FPGA Family
Figure 74. DSP Block Diagram for 9 × 9-Bit Configuration
DQ
ENA
CLRN
DQ
ENA
CLRN
DQ
ENA
CLRN
DQ
ENA
CLRN
DQ
ENA
CLRN
DQ
ENA
CLRN
DQ
ENA
CLRN
DQ
ENA
CLRN
DQ
ENA
CLRN
DQ
ENA
CLRN
DQ
ENA
CLRN
DQ
ENA
CLRN
DQ
ENA
CLRN
DQ
ENA
CLRN
DQ
ENA
CLRN
DQ
ENA
CLRN
DQ
ENA
CLRN
DQ
ENA
CLRN
DQ
ENA
CLRN
DQ
ENA
CLRN
DQ
ENA
CLRN
DQ
ENA
CLRN
DQ
ENA
CLRN
DQ
ENA
CLRN
Adder/
Subtractor/
1a
Summation
Adder/
Subtractor/
1b
Adder/
Subtractor/
2a
Output
Selection
Multiplexer
DQ
ENA
CLRN
Summation
Adder/
Subtractor/
2b
To MultiTrack
Interconnect
112
Preliminary
Altera Corporation