Z8F1680SH020SG Datasheet, PDF (21/412 Pages) Zilog, Inc. – High-Performance 8-Bit Microcontrollers

Z8 Encore! XP^® F1680 Series
Product Specification
xxi
Table 88. Mode Status Fields . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 169
Table 89. LIN-UART Control 0 Register (U0CTL0 = F42H) . . . . . . . . . . . . . . . . . . 170
Table 90. Multiprocessor Control Register (U0CTL1 = F43H with MSEL = 000b) . 172
Table 91. Noise Filter Control Register (U0CTL1 = F43H with MSEL = 001b) . . . 174
Table 92. LIN Control Register (U0CTL1 = F43H with MSEL = 010b). . . . . . . . . . 175
Table 93. LIN-UART Address Compare Register (U0ADDR = F45H) . . . . . . . . . . 177
Table 94. LIN-UART Baud Rate High Byte Register (U0BRH = F46H) . . . . . . . . . 177
Table 95. LIN-UART Baud Rate Low Byte Register (U0BRL = F47H). . . . . . . . . . 178
Table 96. LIN-UART Baud Rates, 20.0MHz System Clock . . . . . . . . . . . . . . . . . . . 179
Table 97. LIN-UART Baud Rates, 10.0 MHz System Clock . . . . . . . . . . . . . . . . . . . 179
Table 98. LIN-UART Baud Rates, 5.5296MHz System Clock . . . . . . . . . . . . . . . . . 180
Table 99. LIN-UART Baud Rates, 3.579545 MHz System Clock . . . . . . . . . . . . . . . 180
Table 100. LIN-UART Baud Rates, 1.8432 MHz System Clock . . . . . . . . . . . . . . . . 181
Table 101. ADC Control Register 0 (ADCCTL0) . . . . . . . . . . . . . . . . . . . . . . . . . . . . 189
Table 102. ADC Raw Data High Byte Register (ADCRD_H). . . . . . . . . . . . . . . . . . . 191
Table 103. ADC Data High Byte Register (ADCD_H) . . . . . . . . . . . . . . . . . . . . . . . . 191
Table 104. ADC Data Low Bits Register (ADCD_L) . . . . . . . . . . . . . . . . . . . . . . . . . 192
Table 105. Sample Settling Time (ADCSST). . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 193
Table 106. Sample Time (ADCST) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 194
Table 107. ADC Clock Prescale Register (ADCCP) . . . . . . . . . . . . . . . . . . . . . . . . . . 195
Table 108. ESPI Clock Phase (PHASE) and Clock Polarity (CLKPOL) Operation . . 201
Table 109. ESPI Data Register (ESPIDATA) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 214
Table 110. ESPI Transmit Data Command and Receive Data Buffer Control Register
(ESPITDCR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 214
Table 111. ESPI Control Register. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 215
Table 112. ESPI Mode Register (ESPIMODE) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 217
Table 113. ESPI Status Register (ESPISTAT) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 219
Table 114. ESPI State Register (ESPISTATE). . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 220
Table 115. ESPISTATE Values . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 221
Table 116. ESPI Baud Rate High Byte Register (ESPIBRH) . . . . . . . . . . . . . . . . . . . 222
Table 117. ESPI Baud Rate Low Byte Register (ESPIBRL) . . . . . . . . . . . . . . . . . . . . 222
PS025015-1212
PRELIMINARY
List of Tables