XC3S100E_06 Datasheet, PDF (230/231 Pages) Xilinx, Inc – Configurable Logic Block (CLB)

Pinout Descriptions
Bank 0
12
13
14
15
16
17
18
19
20
21
22
INPUT
L17N_0
INPUT
L17P_0
I/O
L12N_0
VREF_0
I/O
L12P_0
I/O
L07N_0
I/O
L07P_0
I/O
L04P_0
I/O
L04N_0
I/O
L03N_0
VREF_0
I/O
L03P_0
GND
A
I/O
L19P_0
GCLK6
I/O
VCCO_0
I/O
L09N_0
VREF_0
GND
INPUT _{VCCO_0 INPUT}
L05P_0
TDO
I/O
I/O
L38N_1 L38P_1 B
LDC2
LDC1
I/O
L19N_0
GCLK7
INPUT
L14P_0
I/O
I/O
I/O INPUT I/O
I/O
L09P_0 L06N_0 L05N_0 L01N_0 L01P_0
GND
I/O
I/O
L37N_1 L37P_1 C
LDC0
HDC
VCCAUX ^{INPUT I/O INPUT I/O INPUT INPUT}
L14N_0 L11N_0 L08P_0 L06P_0 L02N_0 L02P_0
TMS
INPUT
INPUT
VREF_1
I/O
L34N_1
D
I/O
L18N_0
GCLK5
GND
I/O INPUT
L11P_0 L08N_0
I/O
I/O
L18P_0
I/O _{VCCO_0} I/O
I/O
GCLK4 ^L15P_0
L10P_0
TCK
VCCAUX ^I/O
L36P_1
I/O
L36N_1
VCCO_1
I/O
L34P_1
E
GND
I/O
L35P_1
I/O
L35N_1
I/O
L32N_1
INPUT
I/O
L31N_1
F
I/O
I/O
I/O
I/O _INPUT I/O
I/O
I/O
I/O
VREF_0 L15N_0 L13P_0 L10N_0
L30P_1 L33N_1 L33P_1 L32P_1
GND
I/O
L31P_1
G
INPUT
L20P_0
GCLK8
I/O
L16P_0
I/O
L13N_0
I/O
INPUT
I/O _{VCCO_1}
L30N_1
I/O
L29P_1
I/O
L29N_1
I/O
L28N_1
VREF_1
I/O
L28P_1
H
GND
I/O
L16N_0
GND
I/O _INPUT I/O
I/O
L25P_1
L27N_1 L27P_1
GND
I/O
L26N_1
I/O
L26P_1
INPUT
J
GND
VCCINT VCCAUX ^I/O
L25N_1
I/O
L23P_1
I/O
L23N_1
A0
I/O
L24P_1
I/O
L24N_1
INPUT
VCCO_1
I/O
L22N_1
A1
K
VCCINT
GND
VCCINT INPUT
VCCO_1
INPUT
VREF_1
I/O
L21P_1
A4
RHCLK6
I/O
L21N_1
A3
RHCLK7
I/O
L20P_1
A6
RHCLK4
IRDY1
I/O
L20N_1
A5
RHCLK5
I/O
L22P_1
A2
L
VCCINT VCCINT GND
I/O
L19P_1
A8
RHCLK2
I/O
L19N_1
A7
RHCLK3
TRDY1
GND
I/O
INPUT VCCAUX L17N_1
VREF_1
GND
I/O
L18N_1
A9
M
RHCLK1
VCCINT
GND
VCCINT INPUT
I/O
L16N_1
A11
I/O
L16P_1
A12
I/O
L15N_1
I/O
L15P_1
I/O
L17P_1
I/O
INPUT
L18P_1
A10
N
RHCLK0
INPUT
L21N_2 _VCCINT
M2
GCLK1
GND
I/O
L14N_1
I/O
L14P_1
I/O
L12P_1
I/O
L12N_1
VREF_1
GND
INPUT
VCCO_1
I/O
L13N_1
P
INPUT
L21P_2
INPUT
RDWR_B L24N_2
I/O
L27P_2
INPUT
I/O _{VCCO_1} I/O
L10N_1
L09P_1
I/O
L09N_1
I/O
L11P_1
I/O
L11N_1
I/O
L13P_1
R
GCLK0
VCCO_2 ^INPUT
L24P_2
I/O
L27N_2
INPUT
L31N_2
VREF_2
I/O
L10P_1
INPUT
I/O
L06P_1
I/O
L06N_1
INPUT
GND
I/O
L08N_1
T
I/O
L23N_2
DIN
D0
I/O
L26P_2
I/O
L26N_2
VREF_2
INPUT
L31P_2
I/O
L33N_2
GND
INPUT
I/O
L04N_1
I/O
L07N_1
VREF_1
I/O
L07P_1
I/O
L08P_1
U
I/O
L23P_2
M0
GND
I/O _{VCCO_2} I/O
L29P_2
L33P_2
INPUT VCCAUX ^I/O
L04P_1
I/O _{VCCO_1} I/O
L03P_1
L05N_1
V
I/O
L22N_2
D1
GCLK3
I/O
L22P_2
D2
GCLK2
I/O
L25P_2
I/O
L25N_2
I/O
L29N_2
I/O
L28N_2
I/O _{VCCO_2} I/O
M1
L28P_2
GND I/O
I/O
I/O
L32N_2
I/O
L32P_2
I/O
L30P_2
I/O
L30N_2
INPUT
L34P_2
INPUT
L34N_2
GND
I/O
I/O
L36N_2
I/O
L38P_2
A21
I/O
L40N_2
CCLK
I/O
L36P_2
I/O
L35P_2
A23
I/O
L38N_2
A20
VCCO_2
I/O
L40P_2
VS0
A17
INPUT
L37N_2
I/O
L35N_2
A22
I/O
INPUT
L37P_2
I/O
L03N_1
VREF_1
I/O
L02N_1
A13
GND
I/O
L02P_1
A14
I/O
L39N_2
VS1
A18
I/O
L39P_2
VS2
A19
DONE
I/O
VREF_2
I/O
L05P_1
W
I/O
L01N_1 Y
A15
I/O _A
L01P_1
A16
A
A
GND
B
Bank 2
DS312_11_101905
230
www.xilinx.com
R
Right Half of Package
(top view)
DS312-4 (v3.4) November 9, 2006
Product Specification