XC3S100E_06 Datasheet, PDF (193/231 Pages) Xilinx, Inc – Configurable Logic Block (CLB)

R
Pinout Descriptions
Table 142: FT256 Package Pinout (Continued)
Bank
1
1
1
1
1
1
1
1
XC3S250E Pin Name
IP
IP
IP
IP
IP
IP
IP
IO
XC3S500E Pin Name
IP
IP
IP
IP
IP
IP
IP
IO
XC3S1200E Pin Name
IP
IP
IP
IP
IP
IP
IP
IP
1
IO/VREF_1
IP/VREF_1
IP/VREF_1
1
IP/VREF_1
1
VCCO_1
1
VCCO_1
1
VCCO_1
1
VCCO_1
2
IP
IP/VREF_1
VCCO_1
VCCO_1
VCCO_1
VCCO_1
IP
IP/VREF_1
VCCO_1
VCCO_1
VCCO_1
VCCO_1
IO
2
IP
IP
IO
2
IO/D5
IO/D5
IO/D5
2
IO/M1
IO/M1
IO/M1
2
IO/VREF_2
IO/VREF_2
IO/VREF_2
2
IO/VREF_2
IO/VREF_2
IO/VREF_2
2
IO_L01N_2/INIT_B
IO_L01N_2/INIT_B
IO_L01N_2/INIT_B
2
IO_L01P_2/CSO_B
IO_L01P_2/CSO_B
IO_L01P_2/CSO_B
2
IO_L03N_2/MOSI/CSI_B
IO_L03N_2/MOSI/CSI_B IO_L03N_2/MOSI/CSI_B
2
IO_L03P_2/DOUT/BUSY
IO_L03P_2/DOUT/BUSY IO_L03P_2/DOUT/BUSY
2
IO_L04N_2
IO_L04N_2
IO_L04N_2
2
IO_L04P_2
IO_L04P_2
IO_L04P_2
2
IO_L05N_2
IO_L05N_2
IO_L05N_2
2
IO_L05P_2
IO_L05P_2
IO_L05P_2
2
IO_L06N_2
IO_L06N_2
IO_L06N_2
2
IO_L06P_2
2
N.C. (‹)
IO_L06P_2
IO_L07N_2
IO_L06P_2
IO_L07N_2
FT256
Ball
B16
E14
G12
H16
J11
J12
M13
M14
D16
H13
E15
G11
K11
M15
M7
T12
T8
T10
P13
R4
P4
P3
N5
P5
T5
T4
N6
M6
P6
R6
P7
Type
INPUT
INPUT
INPUT
INPUT
INPUT
INPUT
INPUT
250E: I/O
500E: I/O
1200E: INPUT
250E: VREF(I/O)
500E:
VREF(INPUT)
1200E:
VREF(INPUT)
VREF
VCCO
VCCO
VCCO
VCCO
250E: INPUT
500E: INPUT
1200E: I/O
250E: INPUT
500E: INPUT
1200E: I/O
DUAL
DUAL
VREF
VREF
DUAL
DUAL
DUAL
DUAL
I/O
I/O
I/O
I/O
I/O
I/O
250E: N.C.
500E: I/O
1200E: I/O
DS312-4 (v3.4) November 9, 2006
www.xilinx.com
193
Product Specification