XC3S100E_06 Datasheet, PDF (204/231 Pages) Xilinx, Inc – Configurable Logic Block (CLB)

Pinout Descriptions
R
Table 147: FG320 Package Pinout (Continued)
Bank
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
XC3S500E Pin Name
IO_L13N_1/A5/RHCLK5
IO_L13P_1/A6/RHCLK4/
IRDY1
IO_L14N_1/A3/RHCLK7
IO_L14P_1/A4/RHCLK6
IO_L15N_1/A1
IO_L15P_1/A2
IO_L16N_1/A0
IO_L16P_1
IO_L17N_1
IO_L17P_1
IO_L18N_1
IO_L18P_1
IO_L19N_1
IO_L19P_1
IO_L20N_1
IO_L20P_1
IO_L21N_1
IO_L21P_1
N.C. (‹)
XC3S1200E Pin Name
IO_L13N_1/A5/RHCLK5
IO_L13P_1/A6/RHCLK4/
IRDY1
IO_L14N_1/A3/RHCLK7
IO_L14P_1/A4/RHCLK6
IO_L15N_1/A1
IO_L15P_1/A2
IO_L16N_1/A0
IO_L16P_1
IO_L17N_1
IO_L17P_1
IO_L18N_1
IO_L18P_1
IO_L19N_1
IO_L19P_1
IO_L20N_1
IO_L20P_1
IO_L21N_1
IO_L21P_1
IO_L22N_1
XC3S1600E Pin Name
IO_L13N_1/A5/RHCLK5
IO_L13P_1/A6/RHCLK4/
IRDY1
IO_L14N_1/A3/RHCLK7
IO_L14P_1/A4/RHCLK6
IO_L15N_1/A1
IO_L15P_1/A2
IO_L16N_1/A0
IO_L16P_1
IO_L17N_1
IO_L17P_1
IO_L18N_1
IO_L18P_1
IO_L19N_1
IO_L19P_1
IO_L20N_1
IO_L20P_1
IO_L21N_1
IO_L21P_1
IO_L22N_1
1
N.C. (‹)
IO_L22P_1
IO_L22P_1
1
IO_L23N_1/LDC0
1
IO_L23P_1/HDC
1
IO_L24N_1/LDC2
1
IO_L24P_1/LDC1
1
IP
1
IO
IO_L23N_1/LDC0
IO_L23P_1/HDC
IO_L24N_1/LDC2
IO_L24P_1/LDC1
IP
IP
IO_L23N_1/LDC0
IO_L23P_1/HDC
IO_L24N_1/LDC2
IO_L24P_1/LDC1
IP
IP
1
IP
1
IP
1
IP
1
IP
1
IP
1
IP
1
IP
1
IP
IP
IP
IP
IP
IP
IP
IP
IP
IP
IP
IP
IP
IP
IP
IP
IP
FG320
Ball
J16
J17
Type
RHCLK/DUAL
RHCLK/DUAL
J14 RHCLK/DUAL
J15 RHCLK/DUAL
J13
DUAL
J12
DUAL
H17
DUAL
H16
I/O
H15
I/O
H14
I/O
G16
I/O
G15
I/O
F17
I/O
F18
I/O
G13
I/O
G14
I/O
F14
I/O
F15
I/O
E16
500E: N.C.
1200E: I/O
1600E: I/O
E15
500E: N.C.
1200E: I/O
1600E: I/O
D16
DUAL
D17
DUAL
C17
DUAL
C18
DUAL
B18
INPUT
E17
500E: I/O
1200E: INPUT
1600E: INPUT
E18
INPUT
G18
INPUT
H13
INPUT
K17
INPUT
K18
INPUT
L13
INPUT
L14
INPUT
N17
INPUT
204
www.xilinx.com
DS312-4 (v3.4) November 9, 2006
Product Specification