XC3S100E_06 Datasheet, PDF (180/231 Pages) Xilinx, Inc – Configurable Logic Block (CLB)

Pinout Descriptions
Table 136: TQ144 Package Pinout (Continued)
Bank
XC3S100E Pin Name
XC3S250E Pin Name
2
IO_L08P_2/M0
IO_L08P_2/M0
2
IO_L09N_2/VS1/A18
IO_L09N_2/VS1/A18
2
IO_L09P_2/VS2/A19
IO_L09P_2/VS2/A19
2
IO_L10N_2/CCLK
IO_L10N_2/CCLK
2
IO_L10P_2/VS0/A17
IO_L10P_2/VS0/A17
2
IP
IP
2
IP
IP
2
IP
IP
2
IP_L03N_2/VREF_2
IP_L03N_2/VREF_2
2
IP_L03P_2
IP_L03P_2
2
IP_L06N_2/M2/GCLK1
IP_L06N_2/M2/GCLK1
2
IP_L06P_2/RDWR_B/GCLK0
IP_L06P_2/RDWR_B/GCLK0
2
VCCO_2
VCCO_2
2
VCCO_2
VCCO_2
2
VCCO_2
VCCO_2
3
IP/VREF_3
IO/VREF_3
3
IO_L01N_3
3
IO_L01P_3
3
IO_L02N_3/VREF_3
3
IO_L02P_3
3
IO_L03N_3
3
IO_L03P_3
3
IO_L04N_3/LHCLK1
3
IO_L04P_3/LHCLK0
3
IO_L05N_3/LHCLK3/IRDY2
3
IO_L05P_3/LHCLK2
3
IO_L06N_3/LHCLK5
3
IO_L06P_3/LHCLK4/TRDY2
3
IO_L07N_3/LHCLK7
3
IO_L07P_3/LHCLK6
3
IO_L08N_3
3
IO_L08P_3
3
IO_L09N_3
3
IO_L09P_3
3
IO_L10N_3
3
IO_L10P_3
3
IP
3
IO
IO_L01N_3
IO_L01P_3
IO_L02N_3/VREF_3
IO_L02P_3
IO_L03N_3
IO_L03P_3
IO_L04N_3/LHCLK1
IO_L04P_3/LHCLK0
IO_L05N_3/LHCLK3
IO_L05P_3/LHCLK2
IO_L06N_3/LHCLK5
IO_L06P_3/LHCLK4
IO_L07N_3/LHCLK7
IO_L07P_3/LHCLK6
IO_L08N_3
IO_L08P_3
IO_L09N_3
IO_L09P_3
IO_L10N_3
IO_L10P_3
IP
IP
3
IP
IP
3
IP
IP
180
www.xilinx.com
R
TQ144 Pin
P62
P68
P67
P71
P70
P38
P41
P69
P48
P47
P57
P56
P42
P49
P64
P31
P3
P2
P5
P4
P8
P7
P15
P14
P17
P16
P21
P20
P23
P22
P26
P25
P33
P32
P35
P34
P6
P10
P18
P24
Type
DUAL
DUAL
DUAL
DUAL
DUAL
INPUT
INPUT
INPUT
VREF
INPUT
DUAL/GCLK
DUAL/GCLK
VCCO
VCCO
VCCO
100E: VREF(INPUT)
250E: VREF(I/O)
I/O
I/O
VREF
I/O
I/O
I/O
LHCLK
LHCLK
LHCLK
LHCLK
LHCLK
LHCLK
LHCLK
LHCLK
I/O
I/O
I/O
I/O
I/O
I/O
INPUT
100E: I/O
250E: INPUT
INPUT
INPUT
DS312-4 (v3.4) November 9, 2006
Product Specification