XC3S100E_06 Datasheet, PDF (224/231 Pages) Xilinx, Inc – Configurable Logic Block (CLB)

Pinout Descriptions
Table 153: FG484 Package Pinout (Continued)
Bank
XC3S1600E
Pin Name
FG484
Ball
Type
1
IO_L23N_1/A0
K17
DUAL
1
IO_L23P_1
K16
I/O
1
IO_L24N_1
K19
I/O
1
IO_L24P_1
K18
I/O
1
IO_L25N_1
K15
I/O
1
IO_L25P_1
J15
I/O
1
IO_L26N_1
J20
I/O
1
IO_L26P_1
J21
I/O
1
IO_L27N_1
J17
I/O
1
IO_L27P_1
J18
I/O
1
IO_L28N_1/VREF_1
H21
VREF
1
IO_L28P_1
H22
I/O
1
IO_L29N_1
H20
I/O
1
IO_L29P_1
H19
I/O
1
IO_L30N_1
H17
I/O
1
IO_L30P_1
G17
I/O
1
IO_L31N_1
F22
I/O
1
IO_L31P_1
G22
I/O
1
IO_L32N_1
F20
I/O
1
IO_L32P_1
G20
I/O
1
IO_L33N_1
G18
I/O
1
IO_L33P_1
G19
I/O
1
IO_L34N_1
D22
I/O
1
IO_L34P_1
E22
I/O
1
IO_L35N_1
F19
I/O
1
IO_L35P_1
F18
I/O
1
IO_L36N_1
E20
I/O
1
IO_L36P_1
E19
I/O
1
IO_L37N_1/LDC0
C21
DUAL
1
IO_L37P_1/HDC
C22
DUAL
1
IO_L38N_1/LDC2
B21
DUAL
1
IO_L38P_1/LDC1
B22
DUAL
1
IP
D20 INPUT
1
IP
F21
INPUT
1
IP
G16 INPUT
1
IP
H16 INPUT
1
IP
J16
INPUT
1
IP
J22
INPUT
1
IP
K20
INPUT
1
IP
L15
INPUT
1
IP
M18 INPUT
R
Table 153: FG484 Package Pinout (Continued)
Bank
XC3S1600E
Pin Name
FG484
Ball
Type
1
IP
N15 INPUT
1
IP
N21 INPUT
1
IP
P20
INPUT
1
IP
R15 INPUT
1
IP
T17
INPUT
1
IP
T20
INPUT
1
IP
U18 INPUT
1
IP/VREF_1
D21
VREF
1
IP/VREF_1
L17
VREF
1
VCCO_1
E21
VCCO
1
VCCO_1
H18
VCCO
1
VCCO_1
K21
VCCO
1
VCCO_1
L16
VCCO
1
VCCO_1
P21
VCCO
1
VCCO_1
R17
VCCO
1
VCCO_1
V21
VCCO
2
IO
Y8
I/O
2
IO
Y9
I/O
2
IO
AA10
I/O
2
IO
AB5
I/O
2
IO
AB13
I/O
2
IO
AB14
I/O
2
IO
AB16
I/O
2
IO
AB18
I/O
2
IO/D5
AB11 DUAL
2
IO/M1
AA12 DUAL
2
IO/VREF_2
AB4
VREF
2
IO/VREF_2
AB21 VREF
2
IO_L01N_2/INIT_B
AB3
DUAL
2
IO_L01P_2/CSO_B
AA3
DUAL
2
IO_L03N_2/MOSI/CSI_B
Y5
DUAL
2
IO_L03P_2/DOUT/BUSY
W5
DUAL
2
IO_L04N_2
W6
I/O
2
IO_L04P_2
V6
I/O
2
IO_L06N_2
W7
I/O
2
IO_L06P_2
Y7
I/O
2
IO_L07N_2
U7
I/O
2
IO_L07P_2
V7
I/O
2
IO_L09N_2/VREF_2
V8
VREF
2
IO_L09P_2
W8
I/O
2
IO_L10N_2
T8
I/O
224
www.xilinx.com
DS312-4 (v3.4) November 9, 2006
Product Specification