XC3S100E_06 Datasheet, PDF (205/231 Pages) Xilinx, Inc – Configurable Logic Block (CLB)

R
Pinout Descriptions
Table 147: FG320 Package Pinout (Continued)
Bank
1
XC3S500E Pin Name
IO
XC3S1200E Pin Name
IP
XC3S1600E Pin Name
IP
1
IP
1
IP/VREF_1
1
IP/VREF_1
1
VCCO_1
1
VCCO_1
1
VCCO_1
1
VCCO_1
1
VCCO_1
2
IO
2
IO
2
IP
IP
IP/VREF_1
IP/VREF_1
VCCO_1
VCCO_1
VCCO_1
VCCO_1
VCCO_1
IO
IO
IO
IP
IP/VREF_1
IP/VREF_1
VCCO_1
VCCO_1
VCCO_1
VCCO_1
VCCO_1
IO
IO
IO
2
IP
IO
IO
2
N.C. (‹)
IO
IO
2
IO/D5
IO/D5
IO/D5
2
IO/M1
IO/M1
IO/M1
2
IO/VREF_2
IO/VREF_2
IO/VREF_2
2
IO/VREF_2
IO/VREF_2
IO/VREF_2
2
IO_L01N_2/INIT_B
IO_L01N_2/INIT_B
IO_L01N_2/INIT_B
2
IO_L01P_2/CSO_B
IO_L01P_2/CSO_B
IO_L01P_2/CSO_B
2
IO_L03N_2/MOSI/CSI_B
IO_L03N_2/MOSI/CSI_B IO_L03N_2/MOSI/CSI_B
2
IO_L03P_2/DOUT/BUSY
IO_L03P_2/DOUT/BUSY IO_L03P_2/DOUT/BUSY
2
IO_L04N_2
IO_L04N_2
IO_L04N_2
2
IO_L04P_2
IO_L04P_2
IO_L04P_2
2
IO_L05N_2
IO_L05N_2
IO_L05N_2
2
IO_L05P_2
2
N.C. (‹)
IO_L05P_2
IO_L06N_2/VREF_2
IO_L05P_2
IO_L06N_2/VREF_2
2
N.C. (‹)
IO_L06P_2
IO_L06P_2
2
IO_L07N_2
2
IO_L07P_2
IO_L07N_2
IO_L07P_2
IO_L07N_2
IO_L07P_2
FG320
Ball
P15
R17
D18
H18
F16
H12
J18
L12
N16
P9
R11
U6
U13
V7
R9
V11
T15
U5
T3
U3
T4
U4
T5
R5
P6
R6
V6
V5
P7
N7
Type
500E: I/O
1200E: INPUT
1600E: INPUT
INPUT
VREF
VREF
VCCO
VCCO
VCCO
VCCO
VCCO
I/O
I/O
500E: INPUT
1200E: I/O
1600E: I/O
500E: INPUT
1200E: I/O
1600E: I/O
500E: N.C.
1200E: I/O
1600E: I/O
DUAL
DUAL
VREF
VREF
DUAL
DUAL
DUAL
DUAL
I/O
I/O
I/O
I/O
500E: N.C.
1200E: VREF
1600E: VREF
500E: N.C.
1200E: I/O
1600E: I/O
I/O
I/O
DS312-4 (v3.4) November 9, 2006
www.xilinx.com
205
Product Specification