XC3S100E_06 Datasheet, PDF (179/231 Pages) Xilinx, Inc – Configurable Logic Block (CLB)

R
Table 136: TQ144 Package Pinout (Continued)
Bank
XC3S100E Pin Name
XC3S250E Pin Name
1
IO_L01P_1/A16
IO_L01P_1/A16
1
IO_L02N_1/A13
IO_L02N_1/A13
1
IO_L02P_1/A14
IO_L02P_1/A14
1
IO_L03N_1/A11
IO_L03N_1/A11
1
IO_L03P_1/A12
IO_L03P_1/A12
1
IO_L04N_1/A9/RHCLK1
IO_L04N_1/A9/RHCLK1
1
IO_L04P_1/A10/RHCLK0
IO_L04P_1/A10/RHCLK0
1
IO_L05N_1/A7/RHCLK3/TRDY1
IO_L05N_1/A7/RHCLK3
1
IO_L05P_1/A8/RHCLK2
IO_L05P_1/A8/RHCLK2
1
IO_L06N_1/A5/RHCLK5
IO_L06N_1/A5/RHCLK5
1
IO_L06P_1/A6/RHCLK4/IRDY1
IO_L06P_1/A6/RHCLK4
1
IO_L07N_1/A3/RHCLK7
IO_L07N_1/A3/RHCLK7
1
IO_L07P_1/A4/RHCLK6
IO_L07P_1/A4/RHCLK6
1
IO_L08N_1/A1
IO_L08N_1/A1
1
IO_L08P_1/A2
IO_L08P_1/A2
1
IO_L09N_1/LDC0
IO_L09N_1/LDC0
1
IO_L09P_1/HDC
IO_L09P_1/HDC
1
IO_L10N_1/LDC2
IO_L10N_1/LDC2
1
IO_L10P_1/LDC1
IO_L10P_1/LDC1
1
IP
IP
1
IP
IP
1
IP
IP
1
IP
IP
1
IP
IP
1
IP/VREF_1
IP/VREF_1
1
VCCO_1
VCCO_1
1
VCCO_1
VCCO_1
2
IO/D5
IO/D5
2
IO/M1
IO/M1
2
IP/VREF_2
IO/VREF_2
2
IO_L01N_2/INIT_B
2
IO_L01P_2/CSO_B
2
IO_L02N_2/MOSI/CSI_B
2
IO_L02P_2/DOUT/BUSY
2
IO_L04N_2/D6/GCLK13
2
IO_L04P_2/D7/GCLK12
2
IO_L05N_2/D3/GCLK15
2
IO_L05P_2/D4/GCLK14
2
IO_L07N_2/D1/GCLK3
2
IO_L07P_2/D2/GCLK2
2
IO_L08N_2/DIN/D0
IO_L01N_2/INIT_B
IO_L01P_2/CSO_B
IO_L02N_2/MOSI/CSI_B
IO_L02P_2/DOUT/BUSY
IO_L04N_2/D6/GCLK13
IO_L04P_2/D7/GCLK12
IO_L05N_2/D3/GCLK15
IO_L05P_2/D4/GCLK14
IO_L07N_2/D1/GCLK3
IO_L07P_2/D2/GCLK2
IO_L08N_2/DIN/D0
DS312-4 (v3.4) November 9, 2006
Product Specification
www.xilinx.com
Pinout Descriptions
TQ144 Pin
P74
P77
P76
P82
P81
P86
P85
P88
P87
P92
P91
P94
P93
P97
P96
P104
P103
P106
P105
P78
P84
P89
P101
P107
P95
P79
P100
P52
P60
P66
P40
P39
P44
P43
P51
P50
P54
P53
P59
P58
P63
Type
DUAL
DUAL
DUAL
DUAL
DUAL
RHCLK/DUAL
RHCLK/DUAL
RHCLK/DUAL
RHCLK/DUAL
RHCLK/DUAL
RHCLK/DUAL
RHCLK/DUAL
RHCLK/DUAL
DUAL
DUAL
DUAL
DUAL
DUAL
DUAL
INPUT
INPUT
INPUT
INPUT
INPUT
VREF
VCCO
VCCO
DUAL
DUAL
100E: VREF(INPUT)
250E: VREF(I/O)
DUAL
DUAL
DUAL
DUAL
DUAL/GCLK
DUAL/GCLK
DUAL/GCLK
DUAL/GCLK
DUAL/GCLK
DUAL/GCLK
DUAL
179