SH7619 Datasheet, PDF (204/836 Pages) Renesas Technology Corp – 32-Bit RISC Microcomputer SuperHTM RISC engine Family / SH7619 Series

Section 7 Bus State Controller (BSC)
Setting
Setting
A3
BSZ
[1:0]
A3
ROW
[1:0]
A3
COL
[1:0]
A3
BSZ
[1:0]
A3
ROW
[1:0]
A3
COL
[1:0]
10 (16 01 (12
bits) bits)
01 (9 bits)
10 (16 01 (12
bits) bits)
10 (10 bits)
Output
Pins of Output
This Row
LSI
Address
Output
Column
Address
A11 A20
L/H*¹
Pins of
SDRAM
A10/AP
Function
Specifies
address/
precharge
Output
Pins of Output
This Row
LSI
Address
Output
Column
Address
A11 A21
L/H*¹
Pins of
SDRAM
A10/AP
Function
Specifies
address/
precharge
A10 A19
A10
A9
Address
A10 A20
A10
A9
Address
A9
A18
A9
A8
A9
A19
A9
A8
A8
A17
A8
A7
A8
A18
A8
A7
A7
A16
A7
A6
A7
A17
A7
A6
A6
A15
A6
A5
A6
A16
A6
A5
A5
A14
A5
A4
A5
A15
A5
A4
A4
A13
A4
A3
A4
A14
A4
A3
A3
A12
A3
A2
A3
A13
A3
A2
A2
A11
A2
A1
A2
A12
A2
A1
A1
A10
A1
A0
A1
A11
A1
A0
A0
A9
A0
Unused
A0
A10
A0
Unused
Example of memory connection
Example of memory connection
One 128-Mbit product (2 Mwords x 16 bits x 4 banks, 9-
bit column product)
One 256-Mbit product (4 Mwords x 16 bits x 4 banks, 10-
bit column product)
Notes: 1. L/H is a bit used in the command specification; it is fixed low or high according to the
access mode.
2. Bank address specification
Rev. 5.00 Mar. 15, 2007 Page 166 of 794
REJ09B0237-0500