AMD-761 Datasheet, PDF (4/264 Pages) Advanced Micro Devices – AMD-761-TM System Controller Software/BIOS Design Guide

Preliminary Information
AMD-761™ System Controller Software/BIOS Design Guide
24081D—February 2002
3 DDR SDRAM Interface
149
3.1 Overview . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 149
3.2 DDR DIMMS and DDR SDRAMs . . . . . . . . . . . . . . . . . . . . . 150
3.2.1 DDR Speed Grades . . . . . . . . . . . . . . . . . . . . . . . . . . . . 150
3.2.2 DDR DIMM Data from Serial Presence
Detect (SPD) Device . . . . . . . . . . . . . . . . . . . . . . . . . . . 151
3.3 Memory Space Configuration . . . . . . . . . . . . . . . . . . . . . . . . 152
3.4 DDR Memory DIMM Timings . . . . . . . . . . . . . . . . . . . . . . . . 157
3.4.1 Memory Timings . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 157
3.5 Additional Memory Controller Settings . . . . . . . . . . . . . . . 161
3.6 DRAM Mode/Status Settings . . . . . . . . . . . . . . . . . . . . . . . . 165
3.7 ECC and Memory Scrubbing . . . . . . . . . . . . . . . . . . . . . . . . . 169
3.7.1 ECC and Memory Scrubbing Configuration . . . . . . . 172
3.8 Programmable Delay Lines (PDL) . . . . . . . . . . . . . . . . . . . . 174
3.8.1 Manual PDL Window Detection . . . . . . . . . . . . . . . . . 180
3.9 DDR I/O Drive Strength . . . . . . . . . . . . . . . . . . . . . . . . . . . . 182
4 Power Management
185
4.1 C1 Halt State Requirements . . . . . . . . . . . . . . . . . . . . . . . . . 186
4.2 C2 Stop Grant State Requirements . . . . . . . . . . . . . . . . . . . 187
4.3 S1 Power-On Suspend State Requirements . . . . . . . . . . . . . 189
4.4 S3 Suspend to RAM State Requirements . . . . . . . . . . . . . . 190
4.4.1 STR Bit Control for S3 Support . . . . . . . . . . . . . . . . . . 191
4.5 Clock Throttling . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 193
4.6 DDR DRAM Clock Enables . . . . . . . . . . . . . . . . . . . . . . . . . . 194
4
Table of Contents