DS083 Datasheet, PDF (227/430 Pages) Xilinx, Inc – Summary of Features

R
Virtex-II Pro and Virtex-II Pro X Platform FPGAs: Pinout Information
Table 10: FF1152 — XC2VP20, XC2VP30, XC2VP40, and XC2VP50
Bank
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
Pin Description
IO_L43P_0
IO_L44N_0
IO_L44P_0
IO_L45N_0
IO_L45P_0/VREF_0
IO_L46N_0
IO_L46P_0
IO_L47N_0
IO_L47P_0
IO_L48N_0
IO_L48P_0
IO_L49N_0
IO_L49P_0
IO_L50_0/No_Pair
IO_L53_0/No_Pair
IO_L54N_0
IO_L54P_0
IO_L55N_0
IO_L55P_0
IO_L56N_0
IO_L56P_0
IO_L57N_0
IO_L57P_0/VREF_0
IO_L67N_0
IO_L67P_0
IO_L68N_0
IO_L68P_0
IO_L69N_0
IO_L69P_0/VREF_0
IO_L73N_0
IO_L73P_0
IO_L74N_0/GCLK7P
IO_L74P_0/GCLK6S
IO_L75N_0/GCLK5P
IO_L75P_0/GCLK4S
Pin
Number
E22
E25
D25
H21
G21
D22
D23
D24
C24
K20
J20
F21
E21
C21
C22
L19
K19
G20
F20
D21
D20
J19
H19
G19
F19
E19
D19
L18
K18
G18
F18
E18
D18
J18
H18
XC2VP20
No Connects
XC2VP30 XC2VP40
XC2VP50
1
IO_L75N_1/GCLK3P
H17
1
IO_L75P_1/GCLK2S
J17
DS083 (v4.7) November 5, 2007
Product Specification
www.xilinx.com
Module 4 of 4
99