DS083 Datasheet, PDF (200/430 Pages) Xilinx, Inc – Summary of Features

R
Virtex-II Pro and Virtex-II Pro X Platform FPGAs: Pinout Information
Table 9: FF896 — XC2VP7, XC2VP20, XC2VPX20, and XC2VP30
Pin Description
Bank
Virtex-II Pro devices
XC2VPX20
(if Different)
Pin
Number
0
IO_L53_0/No_Pair
A21
0
IO_L54N_0
H18
0
IO_L54P_0
G18
0
IO_L56N_0
C21
0
IO_L56P_0
C20
0
IO_L57N_0
J17
0
IO_L57P_0/VREF_0
H17
0
IO_L67N_0
E17
0
IO_L67P_0
D17
0
IO_L68N_0
D18
0
IO_L68P_0
C18
0
IO_L69N_0
J16
0
IO_L69P_0/VREF_0
H16
0
IO_L73N_0
E16
0
IO_L73P_0
D16
0
IO_L74N_0/GCLK7P
C16
0
IO_L74P_0/GCLK6S
B16
0
IO_L75N_0/GCLK5P
BREFCLKN
G16
0
IO_L75P_0/GCLK4S
BREFCLKP
F16
XC2VP7
NC
NC
NC
NC
NC
NC
NC
No Connects
XC2VP20,
XC2VPX20 XC2VP30
1
IO_L75N_1/GCLK3P
1
IO_L75P_1/GCLK2S
1
IO_L74N_1/GCLK1P
1
IO_L74P_1/GCLK0S
1
IO_L73N_1
1
IO_L73P_1
1
IO_L69N_1/VREF_1
1
IO_L69P_1
1
IO_L68N_1
1
IO_L68P_1
1
IO_L67N_1
1
IO_L67P_1
1
IO_L57N_1/VREF_1
1
IO_L57P_1
1
IO_L56N_1
1
IO_L56P_1
F15
G15
B15
C15
D15
E15
H15
J15
C13
D13
D14
E14
H14
NC
J14
NC
C11
NC
C10
NC
DS083 (v4.7) November 5, 2007
Product Specification
www.xilinx.com
Module 4 of 4
72