DS083 Datasheet, PDF (137/430 Pages) Xilinx, Inc – Summary of Features

R
Virtex-II Pro and Virtex-II Pro X Platform FPGAs: Pinout Information
Table 5: FG256/FGG256 — XC2VP2 and XC2VP4
Bank
Pin Description
3
IO_L05P_3
3
IO_L03N_3/VREF_3
3
IO_L03P_3
3
IO_L02N_3
3
IO_L02P_3
3
IO_L01N_3/VRP_3
3
IO_L01P_3/VRN_3
Pin Number
L13
L12
M13
M16
N16
M15
M14
4
IO_L01N_4/BUSY/DOUT ⁽¹⁾
P15
4
IO_L01P_4/INIT_B
P14
4
IO_L02N_4/D0/DIN⁽¹⁾
R14
4
IO_L02P_4/D1
P13
4
IO_L03N_4/D2
T15
4
IO_L03P_4/D3
T14
4
IO_L06N_4/VRP_4
N12
4
IO_L06P_4/VRN_4
P12
4
IO_L07P_4/VREF_4
N11
4
IO_L09N_4
M11
4
IO_L09P_4/VREF_4
M10
4
IO_L69N_4
N10
4
IO_L69P_4/VREF_4
P10
4
IO_L74N_4/GCLK3S
N9
4
IO_L74P_4/GCLK2P
P9
4
IO_L75N_4/GCLK1S
R9
4
IO_L75P_4/GCLK0P
T9
5
5
5
5
5
5
5
5
5
DS083 (v4.7) November 5, 2007
Product Specification
IO_L75N_5/GCLK7S
IO_L75P_5/GCLK6P
IO_L74N_5/GCLK5S
IO_L74P_5/GCLK4P
IO_L69N_5/VREF_5
IO_L69P_5
IO_L09N_5/VREF_5
IO_L09P_5
IO_L07N_5/VREF_5
www.xilinx.com
T8
R8
P8
N8
P7
N7
M7
M6
N6
Module 4 of 4
9