DS083 Datasheet, PDF (160/430 Pages) Xilinx, Inc – Summary of Features

R
Virtex-II Pro and Virtex-II Pro X Platform FPGAs: Pinout Information
Table 7: FG676/FGG676 — XC2VP20, XC2VP30, and XC2VP40
Bank
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
Pin Description
IO_L45N_1/VREF_1
IO_L45P_1
IO_L43N_1
IO_L43P_1
IO_L39N_1
IO_L39P_1
IO_L37N_1
IO_L37P_1
IO_L09N_1/VREF_1
IO_L09P_1
IO_L07N_1
IO_L07P_1
IO_L06N_1
IO_L06P_1
IO_L05_1/No_Pair
IO_L03N_1/VREF_1
IO_L03P_1
IO_L02N_1
IO_L02P_1
IO_L01N_1/VRP_1
IO_L01P_1/VRN_1
Pin Number
C18
D18
E18
F18
G18
H18
A19
B19
E19
F19
G19
H19
C20
D20
E20
F20
G20
D21
E21
D22
E22
No Connects
XC2VP20 XC2VP30 XC2VP40
2
IO_L01N_2/VRP_2
2
IO_L01P_2/VRN_2
2
IO_L02N_2
2
IO_L02P_2
2
IO_L03N_2
2
IO_L03P_2
2
IO_L04N_2/VREF_2
2
IO_L04P_2
2
IO_L06N_2
2
IO_L06P_2
2
IO_L24N_2
2
IO_L24P_2
2
IO_L31N_2
C25
C26
D25
D26
E23
F22
E25
E26
F21
G21
F23
NC
F24
NC
F25
DS083 (v4.7) November 5, 2007
Product Specification
www.xilinx.com
Module 4 of 4
32