XC161 Datasheet, PDF (13/419 Pages) Infineon Technologies AG – 16-Bit Single-Chip Microcontroller with C166SV2 Core Volume 2 (of 2): Peripheral Units

XC161 Derivatives
Peripheral Units (Vol. 2 of 2)
Table of Contents
Page
21.1.6.1
Normal Gateway Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 21-29 [2]
21.1.6.2
Normal Gateway with FIFO Buffering . . . . . . . . . . . . . . . . . . . 21-33 [2]
21.1.6.3
Shared Gateway Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 21-36 [2]
21.1.7
Programming the TwinCAN Module . . . . . . . . . . . . . . . . . . . . . . 21-40 [2]
21.1.7.1
Configuration of CAN Node A/B . . . . . . . . . . . . . . . . . . . . . . . 21-40 [2]
21.1.7.2
Initialization of Message Objects . . . . . . . . . . . . . . . . . . . . . . . 21-40 [2]
21.1.7.3
Controlling a Message Transfer . . . . . . . . . . . . . . . . . . . . . . . 21-41 [2]
21.1.8
Loop-Back Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 21-44 [2]
21.1.9
Single Transmission Try Functionality . . . . . . . . . . . . . . . . . . . . 21-45 [2]
21.1.10 Module Clock Requirements . . . . . . . . . . . . . . . . . . . . . . . . . . . . 21-46 [2]
21.2 TwinCAN Register Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . 21-47 [2]
21.2.1
Register Map . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 21-47 [2]
21.2.2
CAN Node A/B Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 21-49 [2]
21.2.3
CAN Message Object Registers . . . . . . . . . . . . . . . . . . . . . . . . . 21-64 [2]
21.2.4
Global CAN Control/Status Registers . . . . . . . . . . . . . . . . . . . . . 21-80 [2]
21.3 XC161 Module Implementation Details . . . . . . . . . . . . . . . . . . . . . . 21-82 [2]
21.3.1
Interfaces of the TwinCAN Module . . . . . . . . . . . . . . . . . . . . . . . 21-82 [2]
21.3.2
TwinCAN Module Related External Registers . . . . . . . . . . . . . . . 21-83 [2]
21.3.2.1
System Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 21-84 [2]
21.3.2.2
Port Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 21-85 [2]
21.3.2.3
Interrupt Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 21-90 [2]
21.3.3
Register Table . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 21-91 [2]
22
Serial Data Link Module SDLM . . . . . . . . . . . . . . . . . . . . . . . . . . . 22-1 [2]
22.1 Overview . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 22-1 [2]
22.2 SDLM Kernel Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 22-2 [2]
22.2.1
J1850 Concept . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 22-2 [2]
22.2.1.1
Frame Format Basics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 22-3 [2]
22.2.1.2
J1850 Bits and Symbols . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 22-5 [2]
22.2.1.3
Frame Arbitration . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 22-6 [2]
22.2.2
Block Diagram . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 22-6 [2]
22.2.2.1
4x Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 22-8 [2]
22.2.2.2
Break Operation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 22-8 [2]
22.2.3
Interrupt Handling . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 22-9 [2]
22.2.3.1
Message Operating Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . 22-10 [2]
22.2.3.2
Receive Operation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 22-10 [2]
22.2.3.3
Transmit Operation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 22-11 [2]
22.2.4
In-Frame Response (IFR) Operation . . . . . . . . . . . . . . . . . . . . . . 22-12 [2]
22.2.5
Block Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 22-13 [2]
22.2.6
Bus Access in FIFO Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 22-15 [2]
22.2.7
Flowcharts . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 22-16 [2]
22.2.7.1
Overview . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 22-16 [2]
22.2.7.2
Transmission Control . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 22-17 [2]
User’s Manual
I-9
V2.2, 2004-01