SAA7108AE Datasheet, PDF (206/208 Pages) NXP Semiconductors – HD-CODEC

NXP Semiconductors
SAA7108AE; SAA7109AE
HD-CODEC
24. Contents
1
2
2.1
2.2
2.3
2.4
3
4
5
6
7
7.1
7.2
8
8.1
8.2
8.3
8.4
8.5
8.6
8.7
8.8
8.9
8.10
8.11
8.12
8.12.1
8.12.2
8.12.3
8.12.4
8.12.5
8.13
8.14
8.15
8.16
8.17
8.18
8.19
8.20
8.20.1
8.20.2
General description . . . . . . . . . . . . . . . . . . . . . . 1
Features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2
Video decoder. . . . . . . . . . . . . . . . . . . . . . . . . . 2
Video scaler . . . . . . . . . . . . . . . . . . . . . . . . . . . 3
Video encoder. . . . . . . . . . . . . . . . . . . . . . . . . . 3
Common features . . . . . . . . . . . . . . . . . . . . . . . 4
Applications . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4
Quick reference data . . . . . . . . . . . . . . . . . . . . . 4
Ordering information . . . . . . . . . . . . . . . . . . . . . 5
Block diagram . . . . . . . . . . . . . . . . . . . . . . . . . . 5
Pinning information . . . . . . . . . . . . . . . . . . . . . . 8
Pinning . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8
Pin description . . . . . . . . . . . . . . . . . . . . . . . . 11
Functional description of digital video
encoder part . . . . . . . . . . . . . . . . . . . . . . . . . . . 15
Reset conditions . . . . . . . . . . . . . . . . . . . . . . . 20
Input formatter . . . . . . . . . . . . . . . . . . . . . . . . 21
RGB LUT . . . . . . . . . . . . . . . . . . . . . . . . . . . . 21
Cursor insertion . . . . . . . . . . . . . . . . . . . . . . . 21
RGB Y-C_B-C_R matrix . . . . . . . . . . . . . . . . . . . . 22
Horizontal scaler . . . . . . . . . . . . . . . . . . . . . . . 22
Vertical scaler and anti-flicker filter . . . . . . . . . 23
FIFO . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 23
Border generator. . . . . . . . . . . . . . . . . . . . . . . 23
Oscillator and Discrete Time Oscillator
(DTO) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 24
Low-pass Clock Generation Circuit
(CGC) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 24
Encoder . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 24
Video path. . . . . . . . . . . . . . . . . . . . . . . . . . . . 24
Teletext insertion and encoding (not
simultaneously with real-time control). . . . . . . 25
Video Programming System (VPS) encoding. 25
Closed caption encoder . . . . . . . . . . . . . . . . . 25
Anti-taping (SAA7108AE only) . . . . . . . . . . . . 25
RGB processor . . . . . . . . . . . . . . . . . . . . . . . . 26
Triple DAC. . . . . . . . . . . . . . . . . . . . . . . . . . . . 26
HD data path. . . . . . . . . . . . . . . . . . . . . . . . . . 26
Timing generator. . . . . . . . . . . . . . . . . . . . . . . 27
Pattern generator for HD sync pulses. . . . . . . 28
I²C-bus interface . . . . . . . . . . . . . . . . . . . . . . . 31
Power-down modes . . . . . . . . . . . . . . . . . . . . 31
Programming the graphics acquisition scaler
of the video encoder . . . . . . . . . . . . . . . . . . . . 31
TV display window . . . . . . . . . . . . . . . . . . . . . 32
Input frame and pixel clock . . . . . . . . . . . . . . . 32
8.20.3
8.20.4
8.21
Horizontal scaler . . . . . . . . . . . . . . . . . . . . . . 33
Vertical scaler. . . . . . . . . . . . . . . . . . . . . . . . . 33
Input levels and formats . . . . . . . . . . . . . . . . . 34
9
Functional description of digital video
decoder part. . . . . . . . . . . . . . . . . . . . . . . . . . . 38
9.1
9.1.1
9.1.2
9.1.2.1
9.1.2.2
9.1.3
9.1.3.1
9.1.3.2
9.1.3.3
9.1.4
9.1.5
9.1.6
9.2
9.3
9.3.1
9.3.1.1
9.3.1.2
9.3.1.3
9.3.2
9.3.2.1
9.3.2.2
9.3.3
9.3.3.1
9.3.3.2
9.3.3.3
9.4
9.5
9.5.1
9.5.2
9.5.3
9.5.4
Decoder . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 38
Analog input processing. . . . . . . . . . . . . . . . . 38
Analog control circuits . . . . . . . . . . . . . . . . . . 38
Clamping . . . . . . . . . . . . . . . . . . . . . . . . . . . . 38
Gain control . . . . . . . . . . . . . . . . . . . . . . . . . . 38
Chrominance and luminance processing . . . . 43
Chrominance path . . . . . . . . . . . . . . . . . . . . . 44
Luminance path . . . . . . . . . . . . . . . . . . . . . . . 48
Brightness Contrast Saturation (BCS)
control and decoder output levels . . . . . . . . . 54
Synchronization . . . . . . . . . . . . . . . . . . . . . . . 55
Clock generation circuit . . . . . . . . . . . . . . . . . 55
Power-on reset and CE input . . . . . . . . . . . . . 56
Decoder output formatter . . . . . . . . . . . . . . . . 58
Scaler . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 63
Acquisition control and task handling
(subaddresses 80h, 90h, 91h, 94h to 9Fh
and C4h to CFh). . . . . . . . . . . . . . . . . . . . . . . 64
Input field processing . . . . . . . . . . . . . . . . . . . 65
Task handling . . . . . . . . . . . . . . . . . . . . . . . . . 66
Output field processing . . . . . . . . . . . . . . . . . 67
Horizontal scaling. . . . . . . . . . . . . . . . . . . . . . 68
Horizontal prescaler (subaddresses
A0h to A7h and D0h to D7h) . . . . . . . . . . . . . 69
Horizontal fine scaling (variable phase delay
filter; subaddresses A8h to AFh
and D8h to DFh). . . . . . . . . . . . . . . . . . . . . . . 73
Vertical scaling . . . . . . . . . . . . . . . . . . . . . . . . 74
Line FIFO buffer (subaddresses 91h, B4h
and C1h, E4h) . . . . . . . . . . . . . . . . . . . . . . . . 74
Vertical scaler (subaddresses B0h to BFh
and E0h to EFh) . . . . . . . . . . . . . . . . . . . . . . . 75
Use of the vertical phase offsets . . . . . . . . . . 76
VBI data decoder and capture
(subaddresses 40h to 7Fh) . . . . . . . . . . . . . . 78
Image port output formatter
(subaddresses 84h to 87h) . . . . . . . . . . . . . . 80
Scaler output formatter
(subaddresses 93h and C3h). . . . . . . . . . . . . 80
Video FIFO (subaddress 86h) . . . . . . . . . . . . 81
Text FIFO . . . . . . . . . . . . . . . . . . . . . . . . . . . . 82
Video and text arbitration (subaddress 86h) . 82
continued >>
SAA7108AE_SAA7109AE_3
Product data sheet
Rev. 03 — 6 February 2007
© NXP B.V. 2007. All rights reserved.
206 of 208