XC3S5000-5FGG676C Datasheet, PDF (137/272 Pages) Xilinx, Inc – Introduction and Ordering Information

Table 89: CP132 Package Pinout (Cont’d)
Bank
XC3S50 Pin Name
CP132
Ball
2
IO_L24P_2
G13
2
IO_L40N_2
G14
2
IO_L40P_2/VREF_2
H12
3
IO_L01N_3/VRP_3
N13
3
IO_L01P_3/VRN_3
N14
3
IO_L20N_3
L12
3
IO_L20P_3
M14
3
IO_L22N_3
L14
3
IO_L22P_3
L13
3
IO_L23N_3
K13
3
IO_L23P_3/VREF_3
K12
3
IO_L24N_3
J12
3
IO_L24P_3
K14
3
IO_L40N_3/VREF_3
H14
3
IO_L40P_3
J13
4
IO/VREF_4
N12
4
IO_L01N_4/VRP_4
P12
4
IO_L01P_4/VRN_4
M11
4
IO_L27N_4/DIN/D0
M10
4
IO_L27P_4/D1
N10
4
IO_L30N_4/D2
N9
4
IO_L30P_4/D3
P9
4
IO_L31N_4/INIT_B
M8
4
IO_L31P_4/DOUT/BUSY
N8
4
IO_L32N_4/GCLK1
P8
4
IO_L32P_4/GCLK0
M7
5
IO_L01N_5/RDWR_B
P2
5
IO_L01P_5/CS_B
N2
5
IO_L27N_5/VREF_5
M4
5
IO_L27P_5
P3
5
IO_L28N_5/D6
P4
5
IO_L28P_5/D7
N4
5
IO_L31N_5/D4
M6
5
IO_L31P_5/D5
P5
5
IO_L32N_5/GCLK3
P7
5
IO_L32P_5/GCLK2
P6
6
IO_L01N_6/VRP_6
L3
6
IO_L01P_6/VRN_6
M1
6
IO_L20N_6
K3
6
IO_L20P_6
K2
Type
I/O
I/O
VREF
DCI
DCI
I/O
I/O
I/O
I/O
I/O
VREF
I/O
I/O
VREF
I/O
VREF
DCI
DCI
DUAL
DUAL
DUAL
DUAL
DUAL
DUAL
GCLK
GCLK
DUAL
DUAL
VREF
I/O
DUAL
DUAL
DUAL
DUAL
GCLK
GCLK
DCI
DCI
I/O
I/O
DS099 (v3.1) June 27, 2013
Product Specification
www.xilinx.com
Spartan-3 FPGA Family: Pinout Descriptions
137