EP2S180F1020C4 Datasheet, PDF (215/768 Pages) Altera Corporation – Stratix II Device Handbook, Volume 1

DC & Switching Characteristics
Table 5–78. Maximum Output Toggle Rate on Stratix II Devices (Part 1 of 5) Note (1)
I/O Standard
3.3-V LVTTL
3.3-V LVCMOS
2.5-V
LVTTL/LVCMOS
1.8-V
LVTTL/LVCMOS
1.5-V
LVTTL/LVCMOS
SSTL-2 Class I
SSTL-2 Class II
Drive
Strength
4 mA
8 mA
12 mA
16 mA
20 mA
24 mA
4 mA
8 mA
12 mA
16 mA
20 mA
24 mA
4 mA
8 mA
12 mA
16 mA
2 mA
4 mA
6 mA
8 mA
10 mA
12 mA
2 mA
4 mA
6 mA
8 mA
8 mA
12 mA
16 mA
20 mA
24 mA
Column I/O Pins (MHz)
-3
-4
-5
270
435
580
720
875
1,030
290
565
790
1,020
1,066
1,100
230
430
630
930
120
285
450
660
905
1,131
244
470
550
625
400
400
350
400
400
225
355
475
594
700
794
250
480
710
925
985
1,040
194
380
575
845
109
250
390
570
805
1,040
200
370
430
495
300
400
350
350
400
210
325
420
520
610
670
230
440
670
875
935
1,000
180
380
550
820
104
230
360
520
755
990
180
325
375
420
300
350
300
350
350
Row I/O Pins (MHz) Clock Outputs (MHz)
-3
-4 -5 -3 -4 -5
270
225 210 270 225 210
435
355 325 435 355 325
580
475 420 580 475 420
-
-
- 720 594 520
-
-
- 875 700 610
-
-
- 1,030 794 670
290
250 230 290 250 230
565
480 440 565 480 440
-
-
- 790 710 670
-
-
- 1,020 925 875
-
-
- 1,066 985 935
-
-
- 1,100 1,040 1,000
230
194 180 230 194 180
430
380 380 430 380 380
630
575 550 630 575 550
-
-
- 930 845 820
120
109 104 120 109 104
285
250 230 285 250 230
450
390 360 450 390 360
660
570 520 660 570 520
-
-
- 905 805 755
-
-
- 1,131 1,040 990
244
200 180 244 200 180
470
370 325 470 370 325
-
-
- 550 430 375
-
-
- 625 495 420
-
-
- 400 300 300
400
350 350 400 400 350
350
350 300 350 350 300
-
-
- 400 350 350
-
-
- 400 400 350
Altera Corporation
April 2011
5–69
Stratix II Device Handbook, Volume 1