Z8F4822AR020SG Datasheet, PDF (19/323 Pages) Zilog, Inc. – High Performance 8-Bit Microcontrollers

Z8 Encore! XP^® F64xx Series
Product Specification
xix
Table 213. DMAx End Address Low Byte Register (DMAxEND) . . . . . . . . . . . . . . 269
Table 214. DMA_ADC Address Register (DMAA_ADDR) . . . . . . . . . . . . . . . . . . . 269
Table 215. DMA_ADC Control Register (DMAACTL) . . . . . . . . . . . . . . . . . . . . . . . 270
Table 216. DMA_ADC Status Register (DMAA_STAT) . . . . . . . . . . . . . . . . . . . . . . 270
Table 217. Interrupt Request 0 Register (IRQ0) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 270
Table 218. IRQ0 Enable High Bit Register (IRQ0ENH) . . . . . . . . . . . . . . . . . . . . . . 271
Table 219. IRQ0 Enable Low Bit Register (IRQ0ENL) . . . . . . . . . . . . . . . . . . . . . . . 271
Table 220. Interrupt Request 1 Register (IRQ1) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 271
Table 221. IRQ1 Enable High Bit Register (IRQ1ENH) . . . . . . . . . . . . . . . . . . . . . . 271
Table 222. IRQ1 Enable Low Bit Register (IRQ1ENL) . . . . . . . . . . . . . . . . . . . . . . . 272
Table 223. Interrupt Request 2 Register (IRQ2) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 272
Table 224. IRQ2 Enable High Bit Register (IRQ2ENH) . . . . . . . . . . . . . . . . . . . . . . 272
Table 225. IRQ2 Enable Low Bit Register (IRQ2ENL) . . . . . . . . . . . . . . . . . . . . . . . 272
Table 226. Interrupt Edge Select Register (IRQES) . . . . . . . . . . . . . . . . . . . . . . . . . . 273
Table 227. Interrupt Port Select Register (IRQPS) . . . . . . . . . . . . . . . . . . . . . . . . . . . 273
Table 228. Interrupt Control Register (IRQCTL) . . . . . . . . . . . . . . . . . . . . . . . . . . . . 273
Table 229. Port A–H GPIO Address Registers (PxADDR) . . . . . . . . . . . . . . . . . . . . 274
Table 230. Port A–H Control Registers (PxCTL) . . . . . . . . . . . . . . . . . . . . . . . . . . . . 274
Table 231. Port A–H Input Data Registers (PxIN) . . . . . . . . . . . . . . . . . . . . . . . . . . . 274
Table 232. Port A–H Output Data Register (PxOUT) . . . . . . . . . . . . . . . . . . . . . . . . . 275
Table 233. Port A–H GPIO Address Registers (PxADDR) . . . . . . . . . . . . . . . . . . . . 275
Table 234. Port A–H Control Registers (PxCTL) . . . . . . . . . . . . . . . . . . . . . . . . . . . . 275
Table 235. Port A–H Input Data Registers (PxIN) . . . . . . . . . . . . . . . . . . . . . . . . . . . 275
Table 236. Port A–H Output Data Register (PxOUT) . . . . . . . . . . . . . . . . . . . . . . . . . 276
Table 237. Port A–H GPIO Address Registers (PxADDR) . . . . . . . . . . . . . . . . . . . . 276
Table 238. Port A–H Control Registers (PxCTL) . . . . . . . . . . . . . . . . . . . . . . . . . . . . 276
Table 239. Port A–H Input Data Registers (PxIN) . . . . . . . . . . . . . . . . . . . . . . . . . . . 276
Table 240. Port A–H Output Data Register (PxOUT) . . . . . . . . . . . . . . . . . . . . . . . . . 277
Table 241. Port A–H GPIO Address Registers (PxADDR) . . . . . . . . . . . . . . . . . . . . 277
Table 242. Port A–H Control Registers (PxCTL) . . . . . . . . . . . . . . . . . . . . . . . . . . . . 277
Table 243. Port A–H Input Data Registers (PxIN) . . . . . . . . . . . . . . . . . . . . . . . . . . . 277
Table 244. Port A–H Output Data Register (PxOUT) . . . . . . . . . . . . . . . . . . . . . . . . . 278
Table 245. Port A–H GPIO Address Registers (PxADDR) . . . . . . . . . . . . . . . . . . . . 278
Table 246. Port A–H Control Registers (PxCTL) . . . . . . . . . . . . . . . . . . . . . . . . . . . . 278
Table 247. Port A–H Input Data Registers (PxIN) . . . . . . . . . . . . . . . . . . . . . . . . . . . 278
Table 248. Port A–H Output Data Register (PxOUT) . . . . . . . . . . . . . . . . . . . . . . . . . 279
PS019924-0113
PRELIMINARY
List of Tables