Z8F4822AR020SG Datasheet, PDF (13/323 Pages) Zilog, Inc. – High Performance 8-Bit Microcontrollers

Z8 Encore! XP^® F64xx Series
Product Specification
xiii
List of Tables
Table 1.
Table 2.
Table 3.
Table 4.
Table 5.
Table 6.
Table 7.
Table 8.
Table 9.
Table 10.
Table 11.
Table 12.
Table 13.
Table 14.
Table 15.
Table 16.
Table 17.
Table 18.
Table 19.
Table 20.
Table 21.
Table 22.
Table 23.
Table 24.
Table 25.
Table 26.
Table 27.
Table 28.
Table 29.
Table 30.
Table 31.
Table 32.
Table 33.
Z8 Encore! XP F64xx Series Part Selection Guide . . . . . . . . . . . . . . . . . . . . 2
Z8 Encore! XP F64xx Series Package Options . . . . . . . . . . . . . . . . . . . . . . . 7
Signal Descriptions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 14
Pin Characteristics of the Z8 Encore! XP F64xx Series . . . . . . . . . . . . . . . 17
Z8 Encore! XP F64xx Series Program Memory Maps . . . . . . . . . . . . . . . . 19
Z8 Encore! XP F64xx Series Information Area Map . . . . . . . . . . . . . . . . . 21
Z8 Encore! XP F64xx Series Register File Address Map . . . . . . . . . . . . . . 22
Reset and Stop Mode Recovery Characteristics and Latency . . . . . . . . . . . 28
Reset Sources and Resulting Reset Type . . . . . . . . . . . . . . . . . . . . . . . . . . . 29
Stop Mode Recovery Sources and Resulting Action . . . . . . . . . . . . . . . . . . 33
Port Availability by Device and Package Type . . . . . . . . . . . . . . . . . . . . . . 36
Port Alternate Function Mapping . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 38
GPIO Port Registers and Subregisters . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 39
Port A–H GPIO Address Registers (PxADDR) . . . . . . . . . . . . . . . . . . . . . 40
Port A–H Control Registers (PxCTL) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 41
Port A–H Data Direction Subregisters . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 41
Port A–H Alternate Function Subregisters . . . . . . . . . . . . . . . . . . . . . . . . . 42
Port A–H Output Control Subregisters . . . . . . . . . . . . . . . . . . . . . . . . . . . . 43
Port A–H High Drive Enable Subregisters . . . . . . . . . . . . . . . . . . . . . . . . . 44
Port A–H Stop Mode Recovery Source Enable Subregisters . . . . . . . . . . . 45
Port A–H Input Data Registers (PxIN) . . . . . . . . . . . . . . . . . . . . . . . . . . . . 46
Port A–H Output Data Register (PxOUT) . . . . . . . . . . . . . . . . . . . . . . . . . . 46
Interrupt Vectors in Order of Priority . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 48
Interrupt Request 0 Register (IRQ0) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 52
Interrupt Request 1 Register (IRQ1) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 53
Interrupt Request 2 Register (IRQ2) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 54
IRQ0 Enable and Priority Encoding . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 55
IRQ0 Enable High Bit Register (IRQ0ENH) . . . . . . . . . . . . . . . . . . . . . . . 55
IRQ0 Enable Low Bit Register (IRQ0ENL) . . . . . . . . . . . . . . . . . . . . . . . . 56
IRQ1 Enable and Priority Encoding . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 56
IRQ1 Enable High Bit Register (IRQ1ENH) . . . . . . . . . . . . . . . . . . . . . . . 57
IRQ1 Enable Low Bit Register (IRQ1ENL) . . . . . . . . . . . . . . . . . . . . . . . . 57
IRQ2 Enable and Priority Encoding . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 58
PS019924-0113
PRELIMINARY
List of Tables