Z8F4822AR020SG Datasheet, PDF (18/323 Pages) Zilog, Inc. – High Performance 8-Bit Microcontrollers

Z8 Encore! XP^® F64xx Series
Product Specification
xviii
Table 177. UART Baud Rate High Byte Register (UxBRH) . . . . . . . . . . . . . . . . . . . 258
Table 178. UART Baud Rate Low Byte Register (UxBRL) . . . . . . . . . . . . . . . . . . . . 259
Table 179. UART Transmit Data Register (UxTXD) . . . . . . . . . . . . . . . . . . . . . . . . . 259
Table 180. UART Receive Data Register (UxRXD) . . . . . . . . . . . . . . . . . . . . . . . . . . 259
Table 181. UART Status 0 Register (UxSTAT0) . . . . . . . . . . . . . . . . . . . . . . . . . . . . 259
Table 182. UART Control 0 Register (UxCTL0) . . . . . . . . . . . . . . . . . . . . . . . . . . . . 260
Table 183. UART Control 1 Register (UxCTL1) . . . . . . . . . . . . . . . . . . . . . . . . . . . . 260
Table 184. UART Status 1 Register (UxSTAT1) . . . . . . . . . . . . . . . . . . . . . . . . . . . . 260
Table 185. UART Address Compare Register (UxADDR) . . . . . . . . . . . . . . . . . . . . . 260
Table 186. UART Baud Rate High Byte Register (UxBRH) . . . . . . . . . . . . . . . . . . . 261
Table 187. UART Baud Rate Low Byte Register (UxBRL) . . . . . . . . . . . . . . . . . . . . 261
Table 188. I²C Data Register (I2CDATA) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 261
Table 189. I²C Status Register (I2CSTAT) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 262
Table 190. I²C Control Register (I2CCTL) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 262
Table 191. I²C Baud Rate High Byte Register (I2CBRH) . . . . . . . . . . . . . . . . . . . . . 262
Table 192. I²C Baud Rate Low Byte Register (I2CBRL) . . . . . . . . . . . . . . . . . . . . . . 262
Table 193. I²C Diagnostic State Register (I2CDST) . . . . . . . . . . . . . . . . . . . . . . . . . . 263
Table 194. I²C Diagnostic Control Register (I2CDIAG) . . . . . . . . . . . . . . . . . . . . . . 263
Table 195. SPI Data Register (SPIDATA) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 263
Table 196. SPI Control Register (SPICTL) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 264
Table 197. SPI Status Register (SPISTAT) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 264
Table 198. SPI Mode Register (SPIMODE) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 264
Table 199. SPI Diagnostic State Register (SPIDST) . . . . . . . . . . . . . . . . . . . . . . . . . . 265
Table 200. SPI Baud Rate High Byte Register (SPIBRH) . . . . . . . . . . . . . . . . . . . . . 265
Table 201. SPI Baud Rate Low Byte Register (SPIBRL) . . . . . . . . . . . . . . . . . . . . . . 265
Table 202. ADC Data High Byte Register (ADCD_H) . . . . . . . . . . . . . . . . . . . . . . . . 266
Table 203. ADC Data Low Bits Register (ADCD_L) . . . . . . . . . . . . . . . . . . . . . . . . . 266
Table 204. DMAx Control Register (DMAxCTL) . . . . . . . . . . . . . . . . . . . . . . . . . . . 267
Table 205. DMAx I/O Address Register (DMAxIO) . . . . . . . . . . . . . . . . . . . . . . . . . 267
Table 206. DMAx Address High Nibble Register (DMAxH) . . . . . . . . . . . . . . . . . . . 267
Table 207. DMAx Start/Current Address Low Byte Register (DMAxSTART) . . . . . 267
Table 208. DMAx End Address Low Byte Register (DMAxEND) . . . . . . . . . . . . . . 268
Table 209. DMAx Control Register (DMAxCTL) . . . . . . . . . . . . . . . . . . . . . . . . . . . 268
Table 210. DMAx I/O Address Register (DMAxIO) . . . . . . . . . . . . . . . . . . . . . . . . . 268
Table 211. DMAx Address High Nibble Register (DMAxH) . . . . . . . . . . . . . . . . . . . 269
Table 212. DMAx Start/Current Address Low Byte Register (DMAxSTART) . . . . . 269
PS019924-0113
PRELIMINARY
List of Tables