MC68HC08AZ0 Datasheet, PDF (430/444 Pages) Motorola, Inc – Advance Information

Index
Freescale Semiconductor, Inc.
CCR . . . . . . . . . . . . . . . . . . . . . . . . . . . .73
CCR
C bit (carry/borrow flag) . . . . . . . . . . . . .73
H bit (half-carry flag) . . . . . . . . . . . . . . .72
I bit (interrupt mask) . . . . . . . . . . . . . . . .72
N bit (negative flag) . . . . . . . . . . . . . . . .73
V bit (overflow flag) . . . . . . . . . . . . . . . .72
Z bit (zero flag). . . . . . . . . . . . . . . . . . . .73
CGM
base clock output (CGMOUT) . . . . . . .119
clock signals. . . . . . . . . . . . . . . . . . . . . .88
CPU interrupt (CGMINT) . . . . . . . . . . .119
crystal oscillator circuit . . . . . . . . . . . . .111
external connections . . . . . . . . . . . . . .117
interrupts . . . . . . . . . . . . . . . . . . . . . . .127
phase-locked loop (PLL) circuit . . . . . .111
PLL bandwidth control register (PBWC). . .
113, 123
PLL control register (PCTL) . . . . . . . . .121
PLL programming register (PPG) . . . .125
CGM acquisition/lock time information . . .407
CGM component information . . . . . . . . . .406
CGM operating conditions. . . . . . . . . . . . .406
CGMRCLK signal . . . . . . . . . . . . . . . . . . .111
CGMRDV signal . . . . . . . . . . . . . . . . . . . .112
CGMVDV signal . . . . . . . . . . . . . . . . . . . .112
CGMXCLK signal . . . . . . . . . . . . . . .161–162
duty cycle . . . . . . . . . . . . . . . . . . . . . . .119
CGMXFC pin . . . . . . . . . . . . . . . . . . . . . . . .15
CGND/EV_ss pin . . . . . . . . . . . . . . . . . . . . .242
CHxF bits (TIM channel interrupt flag bits). . . .
271, 295
CHxIE bits (TIM channel interrupt enable bits)
271, 295
CHxMAX bits (TIM maximum duty cycle bits) .
274, 297
CLI instruction . . . . . . . . . . . . . . . . . . . . . . .72
clock generator module (CGM) . . . . .108–134
block diagram. . . . . . . . . . . . . . . . . . . .110
clock start-up
from POR . . . . . . . . . . . . . . . . . . . . . . . .89
clock start-up from LVI reset . . . . . . . . . . . .89
COCO/IDMAS
Conversions complete/interrupt DMA se-
lect . . . . . . . . . . . . . . . . . . . . . . 313
condition code register (CCR). . . . . . . 71, 173
control timing. . . . . . . . . . . . . . . . . . . . . . . 401
COP bit (computer operating properly reset
bit) . . . . . . . . . . . . . . . . . . . . . . . . . 161
COP control register (COPCTL) . . . .162–163
COP counter . . . . . . . . . . . . . . .159, 161–164
COP timeout period . . . . . . . . . . . . . 161, 164
COPD
MORA . . . . . . . . . . . . . . . . . . . . . . . . . 138
COPRS
MORA . . . . . . . . . . . . . . . . . . . . . . . . . 137
CPHA bit (SPI clock phase bit) .226, 241, 244
CPOL bit (SPI clock polarity bit) . . . . . . . . 244
CPU interrupt
software . . . . . . . . . . . . . . . . . . . . . 74, 150
CPU interrupt requests
SCI. . . . . . . . . . . . . . . .185, 194, 197, 208
CPU interrupts
hardware . . . . . . . . . . . . . . . . . . . . . 96, 98
PLL . . . . . . . . . . . . . . . . . . . . . . . . . . . 113
software . . . . . . . . . . . . . . . . . . .96, 98–99
SPI. . . . . . . . . . . . . . . . . . . .235, 238, 246
TIM . . . . . . . . . . . . . . . . . . . . . . . . . . . 271
TIM input capture. . . . . . . . . . . . . . . . . 256
TIM output compare . . . . . . . . . . . . . . 256
TIMA overflow . . . . . . . . . . . . . . . . . . . 263
CPU registers
H register . . . . . . . . . . . . . . . . . . . . . . . . 35
stack pointer . . . . . . . . . . . . . . . . . . . . . 35
crosstalk . . . . . . . . . . . . . . . . . . . . . . . . . . 117
crystal . . . . . . . . . . . . . . . . . . . . . . . .161–162
crystal amplifier input pin
(OSC1) . . . . . . . . . . . . . . . . . . . . . . . . 118
crystal amplifier output pin
(OSC2) . . . . . . . . . . . . . . . . . . . . . . . . 118
crystal output frequency signal (CGMXCLK) .
119
D
DC electrical characteristics . . . . . . . . . . . 400
DMA service requests
MC68HC08AZ0
428
Index
For More Information On This Product,
Go to: www.freescale.com
MOTOROLA