MC68HC708MP16 Datasheet, PDF (22/398 Pages) Freescale Semiconductor, Inc – Microcontrollers

List of Figures
Technical Data
22
Figure
Title
Page
10-3
10-4
10-5
Sample Monitor Waveforms . . . . . . . . . . . . . . . . . . . . . . . . 195
Read Transaction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 196
Break Transaction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 196
11-1
11-2
11-3
11-4
11-5
11-6
11-7
11-8
11-9
TIMA Block Diagram . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 203
TIMA I/O Register Summary . . . . . . . . . . . . . . . . . . . . . . . 204
PWM Period and Pulse Width . . . . . . . . . . . . . . . . . . . . . . 208
TIMA Status and Control Register (TASC). . . . . . . . . . . . . 215
TIMA Counter Registers (TACNTH:TACNTL) . . . . . . . . . . 217
TIMA Counter Modulo Registers
(TAMODH:TAMODL) . . . . . . . . . . . . . . . . . . . . . . . . . . 218
TIMA Channel Status and Control Registers
(TASC0:TASC1) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .219
CHxMAX Latency . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 222
TIMA Channel Registers (TACH0H/L:TACH1H/L) . . . . . . . 223
12-1
12-2
12-3
12-4
12-5
12-6
12-7
12-8
12-9
TIMB Block Diagram . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 227
TIMB I/O Register Summary . . . . . . . . . . . . . . . . . . . . . . .228
PWM Period and Pulse Width . . . . . . . . . . . . . . . . . . . . . . 233
TIMB Status and Control Register (TBSC). . . . . . . . . . . . . 240
TIMB Counter Registers (TBCNTH:TBCNTL) . . . . . . . . . . 242
TIMB Counter Modulo Registers
(TBMODH:TBMODL) . . . . . . . . . . . . . . . . . . . . . . . . . . 243
TIMB Channel Status and Control Registers
(TBSC0:TBSC3) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .244
CHxMAX Latency . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 248
TIMB Channel Registers (TBCH0H/L:TBCH3H/L) . . . . . . 248
13-1
13-2
13-3
13-4
13-5
13-6
13-7
13-8
SPI Module Block Diagram . . . . . . . . . . . . . . . . . . . . . . . . 254
SPI I/O Register Summary . . . . . . . . . . . . . . . . . . . . . . . . . 255
Full-Duplex Master-Slave Connections . . . . . . . . . . . . . . . 256
Transmission Format (CPHA = 0) . . . . . . . . . . . . . . . . . . . 259
CPHA/SS Timing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 259
Transmission Format (CPHA = 1) . . . . . . . . . . . . . . . . . . . 260
Transmission Start Delay (Master). . . . . . . . . . . . . . . . . . . 262
SPRF/SPTE CPU Interrupt Timing. . . . . . . . . . . . . . . . . . . 263
List of Figures
MC68HC708MP16 — Rev. 3.1
Freescale Semiconductor