MC68HC708MP16 Datasheet, PDF (103/398 Pages) Freescale Semiconductor, Inc – Microcontrollers

Technical Data — MC68HC708MP16
Section 8. Clock Generator Module (CGM)
8.1 Contents
8.2 Introduction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 104
8.3 Features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 104
8.4 Functional Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .105
8.4.1 Crystal Oscillator Circuit . . . . . . . . . . . . . . . . . . . . . . . . . . 105
8.4.2 Phase-Locked Loop Circuit (PLL) . . . . . . . . . . . . . . . . . . . 107
8.4.2.1
8.4.2.2
8.4.2.3
PLL Circuits . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 107
Acquisition and Tracking Modes . . . . . . . . . . . . . . . . . . 109
Manual and Automatic PLL Bandwidth Modes . . . . . . . 109
8.4.2.4
8.4.2.5
8.4.3
Programming the PLL . . . . . . . . . . . . . . . . . . . . . . . . . . 111
Special Programming Exceptions . . . . . . . . . . . . . . . . . 112
Base Clock Selector Circuit. . . . . . . . . . . . . . . . . . . . . . . . 112
8.4.4 CGM External Connections. . . . . . . . . . . . . . . . . . . . . . . . 113
8.5 I/O Signals . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 114
8.5.1 Crystal Amplifier Input Pin (OSC1) . . . . . . . . . . . . . . . . . . 114
8.5.2 Crystal Amplifier Output Pin (OSC2) . . . . . . . . . . . . . . . . . 114
8.5.3 External Filter Capacitor Pin (CGMXFC). . . . . . . . . . . . . . 114
8.5.4
8.5.5
PLL Analog Power Pin (V_DDA) . . . . . . . . . . . . . . . . . . . . . 115
Oscillator Enable Signal (SIMOSCEN) . . . . . . . . . . . . . . . 115
8.5.6 Crystal Output Frequency Signal (CGMXCLK) . . . . . . . . . 115
8.5.7 CGM Base Clock Output (CGMOUT) . . . . . . . . . . . . . . . . 115
8.5.8 CGM CPU Interrupt (CGMINT) . . . . . . . . . . . . . . . . . . . . . 116
8.6 CGM Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 116
8.6.1 PLL Control Register . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 117
8.6.2 PLL Bandwidth Control Register . . . . . . . . . . . . . . . . . . . 119
8.6.3 PLL Programming Register . . . . . . . . . . . . . . . . . . . . . . . . 121
8.7 Interrupts. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .123
8.8 Wait Mode. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 123
8.9 CGM During Break Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . 124
MC68HC708MP16 — Rev. 3.1
Freescale Semiconductor
Clock Generator Module (CGM)
Technical Data
103