EP1SGX10DF672C6 Datasheet, PDF (120/272 Pages) Altera Corporation – Section I. Stratix GX Device Family Data Sheet

Digital Signal Processing Block
Figure 4–32. Multiplier Sub-Blocks Using Input Shift Register Connections Note (1)
Data A
Data B
DQ
ENA
CLRN
DQ
ENA
CLRN
DQ
ENA
CLRN
A[n] × B[n]
Data B
Data A
DQ
ENA
CLRN
DQ
ENA
CLRN
Data B
Data A
DQ
ENA
CLRN
DQ
ENA
CLRN
DQ
ENA
CLRN
A[n Ð 1] × B[n Ð 1]
DQ
ENA
CLRN
A[n Ð 2] × B[n Ð 2]
Note to Figure 4–32:
(1) Either Data A or Data B input can be set to a parallel input for constant coefficient multiplication.
4–54
Stratix GX Device Handbook, Volume 1
Altera Corporation
February 2005