EP1SGX10DF672C6 Datasheet, PDF (117/272 Pages) Altera Corporation – Section I. Stratix GX Device Family Data Sheet

Stratix GX Architecture
Figure 4–30. DSP Block Diagram for 9 × 9-Bit Configuration
DQ
ENA
CLRN
DQ
ENA
CLRN
DQ
ENA
CLRN
DQ
ENA
CLRN
DQ
ENA
CLRN
DQ
ENA
CLRN
DQ
ENA
CLRN
DQ
ENA
CLRN
DQ
ENA
CLRN
DQ
ENA
CLRN
DQ
ENA
CLRN
DQ
ENA
CLRN
DQ
ENA
CLRN
DQ
ENA
CLRN
DQ
ENA
CLRN
DQ
ENA
CLRN
DQ
ENA
CLRN
DQ
ENA
CLRN
DQ
ENA
CLRN
DQ
ENA
CLRN
DQ
ENA
CLRN
DQ
ENA
CLRN
DQ
ENA
CLRN
DQ
ENA
CLRN
Adder/
Subtractor/
1a
Summation
Adder/
Subtractor/
1b
Adder/
Subtractor/
2a
Output
Selection
Multiplexer
DQ
ENA
CLRN
Summation
Adder/
Subtractor/
2b
To MultiTrack
Interconnect
Altera Corporation
February 2005
4–51
Stratix GX Device Handbook, Volume 1