Z80180 Datasheet, PDF (5/326 Pages) Zilog, Inc. – Z8018x Family MPU

Z8018x Family
MPU User Manual
v
Table of Contents
Z80180, Z8S180, Z8L180 MPU Operation . . . . . . . . . . . . . . . . . . . .1
Features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .1
General Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .1
Pin Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .7
Architecture . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .12
Operation Modes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .15
CPU Timing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .18
Wait State Generator . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .27
HALT and Low Power Operation Modes
(Z80180-Class Processors Only) . . . . . . . . . . . . . . . . . . . . . . . .31
Low Power Modes
(Z8S180/Z8L180 only) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .36
Add-On Features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .36
STANDBY Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .37
STANDBY Mode Exit wiht BUS REQUEST . . . . . . . . . . . . . . . . .38
STANDBY Mode EXit with External Interrupts . . . . . . . . . . . . . . .39
IDLE Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 40
STANDBY-QUICK RECOVERY Mode . . . . . . . . . . . . . . . . . . . .41
Internal I/O Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .41
MMU Register Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .60
Interrupts . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .65
Interrupt Acknowledge Cycle Timings . . . . . . . . . . . . . . . . . . . . . .82
Interrupt Sources During RESET . . . . . . . . . . . . . . . . . . . . . . . . . . .83
Dynamic RAM Refresh Control . . . . . . . . . . . . . . . . . . . . . . . . . . .86
DMA Controller (DMAC) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .90
Asynchronous Serial Communication Interface (ASCI) . . . . . . . .115
UM005001-ZMP0400