MC68HC908LD64 Datasheet, PDF (23/362 Pages) Freescale Semiconductor, Inc – Microcontrollers

List of Figures
Figure
Title
Page
11-6 TIM Channel Status and Control Registers (TSC0:TSC1) . . . 165
11-7 CHxMAX Latency . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .168
11-8 TIM Channel Registers (TCH0H/L:TCH1H/L). . . . . . . . . . . . . 169
12-1
12-2
12-3
12-4
PWM I/O Register Summary . . . . . . . . . . . . . . . . . . . . . . . . . 172
PWM Data Registers 0 to 7 (0PWM–7PWM) . . . . . . . . . . . . . 173
PWM Control Register (PWMCR). . . . . . . . . . . . . . . . . . . . . . 174
8-Bit PWM Output Waveforms . . . . . . . . . . . . . . . . . . . . . . . . 175
13-1
13-2
13-3
13-4
13-5
ADC I/O Register Summary . . . . . . . . . . . . . . . . . . . . . . . . . . 178
ADC Block Diagram . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 179
ADC Status and Control Register (ADSCR) . . . . . . . . . . . . . . 183
ADC Data Register (ADR) . . . . . . . . . . . . . . . . . . . . . . . . . . . 185
ADC Input Clock Register (ADICLK) . . . . . . . . . . . . . . . . . . . 185
14-1 USB I/O Register Summary . . . . . . . . . . . . . . . . . . . . . . . . . . 190
14-2 USB Module Block Diagram . . . . . . . . . . . . . . . . . . . . . . . . . . 193
14-3 USB Hub Root Port Control Register (HRPCR) . . . . . . . . . . . 194
14-4 USB Hub Downstream Port Control Registers
(HDP1CR–HDP4CR). . . . . . . . . . . . . . . . . . . . . . . . . . . . . 195
14-5 USB SIE Timing Interrupt Register (SIETIR) . . . . . . . . . . . . . 198
14-6 USB SIE Timing Status Register (SIETSR) . . . . . . . . . . . . . . 200
14-7 USB Hub Address Register (HADDR) . . . . . . . . . . . . . . . . . . 202
14-8 USB Hub Interrupt Register 0 (HIR0) . . . . . . . . . . . . . . . . . . . 203
14-9 USB Hub Control Register 0 (HCR0) . . . . . . . . . . . . . . . . . . . 205
14-10 USB Hub Endpoint 1 Control and Data Register (HCDR) . . . 206
14-11 USB Hub Status Register (HSR) . . . . . . . . . . . . . . . . . . . . . . 208
14-12 USB Hub Endpoint 0 Data Registers (HE0D0–HE0D7) . . . . . 209
14-13 USB Embedded Device Address Register (DADDR) . . . . . . . 210
14-14 USB Embedded Device Interrupt Register 0 (DIR0). . . . . . . . 210
14-15 USB Embedded Device Interrupt Register 1 (DIR1). . . . . . . . 212
14-16 USB Embedded Device Control Register 0 (DCR0). . . . . . . . 213
14-17 USB Embedded Device Control Register 1 (DCR1). . . . . . . . 215
14-18 USB Embedded Device Control Register 2 (DCR2). . . . . . . . 216
14-19 USB Embedded Device Status Register (DSR) . . . . . . . . . . . 217
14-20 USB Embedded Device Endpoint 0 Data Registers
(DE0D0–DE0D7) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 219
MC68HC908LD64 — Rev. 3.0
Freescale Semiconductor
List of Figures
Data Sheet
23