MC68HC908LD64 Datasheet, PDF (22/362 Pages) Freescale Semiconductor, Inc – Microcontrollers

List of Figures
Figure
Title
Page
8-5 PLL Programming Register (PPG) . . . . . . . . . . . . . . . . . . . . . 108
8-6 H&V Sync Output Control Register (HVOCR) . . . . . . . . . . . . 110
9-1
9-2
9-3
9-4
9-5
9-6
9-7
9-8
9-9
9-10
9-11
9-12
9-13
9-14
9-15
9-16
9-17
9-18
9-19
9-20
9-21
SIM Block Diagram . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 115
SIM I/O Register Summary. . . . . . . . . . . . . . . . . . . . . . . . . . .116
OSC Clock Signals . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 117
External Reset Timing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .119
Internal Reset Timing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 119
Sources of Internal Reset . . . . . . . . . . . . . . . . . . . . . . . . . . . . 119
POR Recovery . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 120
Interrupt Entry . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 124
Interrupt Recovery . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 124
Interrupt Processing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 125
Interrupt Recognition Example . . . . . . . . . . . . . . . . . . . . . . . . 126
Interrupt Status Register 1 (INT1). . . . . . . . . . . . . . . . . . . . . . 129
Interrupt Status Register 2 (INT2). . . . . . . . . . . . . . . . . . . . . . 129
Wait Mode Entry Timing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 131
Wait Recovery from Interrupt or Break . . . . . . . . . . . . . . . . . . 132
Wait Recovery from Internal Reset. . . . . . . . . . . . . . . . . . . . . 132
Stop Mode Entry Timing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 133
Stop Mode Recovery from Interrupt or Break . . . . . . . . . . . . . 133
SIM Break Status Register (SBSR) . . . . . . . . . . . . . . . . . . . . 134
SIM Reset Status Register (SRSR) . . . . . . . . . . . . . . . . . . . . 135
SIM Break Flag Control Register (SBFCR) . . . . . . . . . . . . . . 136
10-1
10-2
10-3
10-4
10-5
Monitor Mode Circuit. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 139
Monitor Data Format. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 143
Sample Monitor Waveforms . . . . . . . . . . . . . . . . . . . . . . . . . . 143
Read Transaction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .143
Break Transaction. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .144
11-1
11-2
11-3
11-4
11-5
TIM Block Diagram . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 151
PWM Period and Pulse Width . . . . . . . . . . . . . . . . . . . . . . . . 156
TIM Status and Control Register (TSC) . . . . . . . . . . . . . . . . . 161
TIM Counter Registers (TCNTH:TCNTL) . . . . . . . . . . . . . . . . 163
TIM Counter Modulo Registers (TMODH:TMODL). . . . . . . . . 164
Data Sheet
22
List of Figures
MC68HC908LD64 — Rev. 3.0
Freescale Semiconductor