MC68HC908LD64 Datasheet, PDF (15/362 Pages) Freescale Semiconductor, Inc – Microcontrollers

Table of Contents
15.5.5 Multi-Master IIC Data Transmit Register (MMDTR) . . . . . . 230
15.5.6 Multi-Master IIC Data Receive Register (MMDRR) . . . . . . 231
15.6 Programming Considerations . . . . . . . . . . . . . . . . . . . . . . . . . 232
Section 16. DDC12AB Interface
16.1 Contents . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .235
16.2 Introduction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 235
16.3 Features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 236
16.4 I/O Pins . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 236
16.5 DDC Protocols . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 238
16.6 DDC Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 238
16.6.1 DDC Address Register (DDCADR) . . . . . . . . . . . . . . . . . . 238
16.6.2 DDC2 Address Register (DDC2ADR) . . . . . . . . . . . . . . . . 239
16.6.3 DDC Control Register (DDCCR) . . . . . . . . . . . . . . . . . . . . 240
16.6.4 DDC Master Control Register (DDCMCR) . . . . . . . . . . . . . 241
16.6.5 DDC Status Register (DDCSR) . . . . . . . . . . . . . . . . . . . . . 244
16.6.6 DDC Data Transmit Register (DDCDTR) . . . . . . . . . . . . . . 246
16.6.7 DDC Data Receive Register (DDCDRR) . . . . . . . . . . . . . . 247
16.7 Programming Considerations . . . . . . . . . . . . . . . . . . . . . . . . . 248
Section 17. Sync Processor
17.1 Contents . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .251
17.2 Introduction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 252
17.3 Features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 252
17.4 I/O Pins . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 253
17.5 Functional Blocks . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 255
17.5.1 Polarity Detection . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 256
17.5.1.1 Hsync Polarity Detection . . . . . . . . . . . . . . . . . . . . . . . . 256
17.5.1.2 Vsync Polarity Detection . . . . . . . . . . . . . . . . . . . . . . . . 256
17.5.1.3 Composite Sync Polarity Detection . . . . . . . . . . . . . . . . 256
17.5.2 Sync Signal Counters. . . . . . . . . . . . . . . . . . . . . . . . . . . . . 257
MC68HC908LD64 — Rev. 3.0
Freescale Semiconductor
Table of Contents
Data Sheet
15