EZ80L92MCU Datasheet, PDF (11/241 Pages) Zilog, Inc. – eZ80Acclaim Flash Microcontrollers

eZ80L92 MCU
Product Specification
xi
List of Tables
Table 1. Revision History of this Document . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .iii
Table 2. 100-Pin LQFP Pin Identification of the eZ80L92 Device . . . . . . . . . . . . . . . . . 5
Table 3. Pin Characteristics of the eZ80L92 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 20
Table 4. Register Map . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 25
Table 5. Clock Peripheral Power-Down Register 1 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 37
Table 6. Clock Peripheral Power-Down Register 2 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 38
Table 7. GPIO Mode Selection . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 40
Table 8. Port x Data Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 43
Table 9. Port x Data Direction Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 44
Table 10. Port x Alternate Registers 1 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 44
Table 11. Port x Alternate Registers 2 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 44
Table 12. Interrupt Vector Sources by Priority . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 45
Table 13. Vectored Interrupt Operation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 46
Table 14. Register Values for Memory Chip Select Example in Figure 4 . . . . . . . . . . . 50
Table 15. Z80 Bus Mode Read States . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 53
Table 16. Z80 Bus Mode Write States . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 54
Table 17. Intel™ Bus Mode Read States (Separate Address and Data Buses) . . . . . . . . 56
Table 18. Intel™ Bus Mode Write States (Separate Address and Data Buses) . . . . . . . . 57
Table 19. Intel™ Bus Mode Read States (Multiplexed Address and Data Bus) . . . . . . . 60
Table 20. Intel™ Bus Mode Write States (Multiplexed Address and Data Bus). . . . . . . 60
Table 21. Motorola Bus Mode Read States . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 63
Table 22. Motorola Bus Mode Write States . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 64
Table 23. Chip Select x Lower Bound Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 67
Table 24. Chip Select x Upper Bound Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 68
Table 25. Chip Select x Control Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 69
Table 26. Chip Select x Bus Mode Control Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . 70
Table 27. Watch-Dog Timer Approximate Time-Out Delays . . . . . . . . . . . . . . . . . . . . . 73
Table 28. Watch-Dog Timer Control Register . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 74
PS013012-1004
PRELIMINARY
List of Tables