MC68HC08AZ60A Datasheet, PDF (22/480 Pages) Motorola, Inc – Microcontrollers

List of Figures
23-6
23-7
23-8
23-9
24-1
24-2
24-3
24-4
25-1
25-2
25-5
27-1
TIMA Counter Modulo Registers (TAMODH and TAMODL) . 423
TIMA Channel Status and Control Registers (TASC0–TASC5)
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 425
CHxMAX Latency . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 429
TIMA Channel Registers (TACH0H/L–TACH5H/L) . . . . . . . . 430
ADC Block Diagram . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 435
ADC Status and Control Register (ADSCR) . . . . . . . . . . . . . . 439
ADC Data Register (ADR) . . . . . . . . . . . . . . . . . . . . . . . . . . . 442
ADC Input Clock Register (ADICLK) . . . . . . . . . . . . . . . . . . .442
SPI Master Timing Diagram . . . . . . . . . . . . . . . . . . . . . . . . . .453
SPI Slave Timing Diagram . . . . . . . . . . . . . . . . . . . . . . . . . . . 454
64-pin QFP (Case #840B) . . . . . . . . . . . . . . . . . . . . . . . . . . . 459
Memory Map (Continued) . . . . . . . . . . . . . . . . . . . . . . . . . . . . 468
Advance Information
22
List of Figures
MC68HC08AZ60A — Rev 0.0
MOTOROLA