MC68HC08AZ60A Datasheet, PDF (19/480 Pages) Motorola, Inc – Microcontrollers

List of Figures
13-2 COP Control Register (COPCTL) . . . . . . . . . . . . . . . . . . . . . .193
14-1 LVI Module Block Diagram . . . . . . . . . . . . . . . . . . . . . . . . . . . 197
14-2 LVI Status Register (LVISR) . . . . . . . . . . . . . . . . . . . . . . . . . . 198
15-1 IRQ Module Block Diagram . . . . . . . . . . . . . . . . . . . . . . . . . .202
15-2 IRQ Interrupt Flowchart . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 204
15-3 IRQ Status and Control Register (ISCR) . . . . . . . . . . . . . . . . 206
16-1 SCI Module Block Diagram . . . . . . . . . . . . . . . . . . . . . . . . 212
16-2 SCI I/O Register Summary . . . . . . . . . . . . . . . . . . . . . . . . . . . 213
16-3 SCI Data Formats . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 214
16-4 SCI Transmitter . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 216
16-5 SCI Transmitter I/O Register Summary . . . . . . . . . . . . . . . . . 217
16-6 SCI Receiver Block Diagram . . . . . . . . . . . . . . . . . . . . . . 220
16-7 SCI I/O Receiver Register Summary . . . . . . . . . . . . . . . . . . .221
16-8 Receiver Data Sampling . . . . . . . . . . . . . . . . . . . . . . . . . . . . .223
16-9 Slow Data . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 225
16-10 Fast Data . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .226
16-11 SCI Control Register 1 (SCC1). . . . . . . . . . . . . . . . . . . . . . . . 232
16-12 SCI Control Register 2 (SCC2). . . . . . . . . . . . . . . . . . . . . . . . 235
16-13 SCI Control Register 3 (SCC3). . . . . . . . . . . . . . . . . . . . . . . . 237
16-14 SCI Status Register 1 (SCS1) . . . . . . . . . . . . . . . . . . . . . . . . 239
16-15 Flag Clearing Sequence . . . . . . . . . . . . . . . . . . . . . . . . . . . . .241
16-16 SCI Status Register 2 (SCS2) . . . . . . . . . . . . . . . . . . . . . . . . 243
16-17 SCI Data Register (SCDR) . . . . . . . . . . . . . . . . . . . . . . . . . . . 244
16-18 SCI Baud Rate Register (SCBR) . . . . . . . . . . . . . . . . . . . . . . 245
17-1 SPI I/O Register Summary . . . . . . . . . . . . . . . . . . . . . . . . . . . 252
17-2 SPI Module Block Diagram. . . . . . . . . . . . . . . . . . . . . . . . . . . 253
17-3 Full-duplex Master-Slave Connections . . . . . . . . . . . . . . . . . . 255
17-4 Transmission Format (CPHA = ‘0’). . . . . . . . . . . . . . . . . . . . . 258
17-5 Transmission Format (CPHA = ‘1’). . . . . . . . . . . . . . . . . . . . . 258
17-6 Transmission Start Delay (Master) . . . . . . . . . . . . . . . . . . . . . 260
17-7 Missed Read of Overflow Condition . . . . . . . . . . . . . . . . . . . . 262
17-8 Clearing SPRF When OVRF Interrupt is Not Enabled . . . . . . 263
17-9 SPI Interrupt Request Generation . . . . . . . . . . . . . . . . . . . . . 266
17-10 SPRF/SPTE CPU Interrupt Timing . . . . . . . . . . . . . . . . . . . . . 267
17-11 CPHA/SS Timing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 272
17-12 SPI Control Register (SPCR) . . . . . . . . . . . . . . . . . . . . . . . . . 274
17-13 SPI Status and Control Register (SPSCR) . . . . . . . . . . . . . . .277
17-14 SPI Data Register (SPDR) . . . . . . . . . . . . . . . . . . . . . . . . . . . 280
MC68HC08AZ60A — Rev 0.0
MOTOROLA
List of Figures
Advance Information
19