English
Language : 

MC68HC08AZ60A Datasheet, PDF (18/480 Pages) Motorola, Inc – Microcontrollers
List of Figures
Advance Information
18
7-4
7-5
7-6
8-1
8-2
8-3
8-4
8-5
8-6
8-7
8-8
8-9
8-10
8-11
8-12
8-13
8-14
8-15
8-16
8-17
9-1
9-2
9-3
9-4
9-5
9-6
10-1
10-2
11-1
11-2
11-3
12-1
12-2
12-3
12-4
12-5
12-6
13-1
Stack Pointer (SP) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .102
Program Counter (PC) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 103
Condition Code Register (CCR) . . . . . . . . . . . . . . . . . . . . . . . 103
SIM Block Diagram . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 119
CGM Clock Signals. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 120
External Reset Timing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 122
Internal Reset Timing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 123
Sources of Internal Reset . . . . . . . . . . . . . . . . . . . . . . . . . . . . 123
POR Recovery . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 124
Interrupt Entry . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 128
Interrupt Recovery . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .128
Interrupt Recognition Example . . . . . . . . . . . . . . . . . . . . . . . . 129
WAIT Mode Entry Timing . . . . . . . . . . . . . . . . . . . . . . . . . . . . 132
WAIT Recovery From Interrupt or Break . . . . . . . . . . . . . . . . 132
WAIT Recovery From Internal Reset . . . . . . . . . . . . . . . . . . .132
STOP Mode Entry Timing. . . . . . . . . . . . . . . . . . . . . . . . . . . . 133
STOP Mode Recovery From Interrupt . . . . . . . . . . . . . . . . . . 134
SIM Break Status Register (SBSR) . . . . . . . . . . . . . . . . . . . . 134
SIM Reset Status Register (SRSR) . . . . . . . . . . . . . . . . . . . . 136
SIM Break Flag Control Register (SBFCR) . . . . . . . . . . . . . . 137
CGM Block Diagram . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 142
I/O Register Summary . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 143
CGM External Connections . . . . . . . . . . . . . . . . . . . . . . . . . .151
PLL Control Register (PCTL) . . . . . . . . . . . . . . . . . . . . . . . . . 153
PLL Bandwidth Control Register (PBWC) . . . . . . . . . . . . . . . 155
PLL Programming Register (PPG) . . . . . . . . . . . . . . . . . . . . . 157
Mask Option Register A (MORA) . . . . . . . . . . . . . . . . . . . . . . 168
Mask Option Register B (MORB) . . . . . . . . . . . . . . . . . . . . . . 170
Break Module Block Diagram . . . . . . . . . . . . . . . . . . . . . . . . . 173
Break Status and Control Register (BRKSCR). . . . . . . . . . . . 175
Break Address Registers (BRKH and BRKL) . . . . . . . . . . . . . 176
Monitor Mode Circuit. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 179
Monitor Data Format. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 181
Sample Monitor Waveforms . . . . . . . . . . . . . . . . . . . . . . . . . . 181
Read Transaction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 182
Break Transaction. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 182
Monitor Mode Entry Timing. . . . . . . . . . . . . . . . . . . . . . . . . . . 187
COP Block Diagram . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 190
List of Figures
MC68HC08AZ60A — Rev 0.0
MOTOROLA